【導讀】繼續精心送上專家福利啦！前面小編為大家帶來了PCB設計中反射疑云的相關知識，這里小編將繼續為大家介紹PCB設計中關于反射的相關問題知識！這里主要帶來的是PCB設計中反射中深入反射的相關知識分析！
終于專家更新完了關于PCB設計中關于反射的相關知識，謝謝大家能這么耐心的等待。
深入反射
問：窮人思維和富人思維有什么區別？
答：我拿到一2.4mm的20層板給它的28G信號通道做優化，將信號安排在最后幾層，花了很久的時間在孔徑，pad，antipad，taper，孔距，地孔數量上做平衡，在最后為20mil長的stub需不需要背鉆做整體評估時，客戶拍拍我的肩膀說：“小陳吶，別那么麻煩了，用鐳射孔走第三層嘛，過孔短，stub也短”。
真實故事改編，逗大家一樂。
回顧上一期問題，平時大家想到減小反射的方法大多在匹配傳輸線阻抗，源端串阻，末端端接，進一步的還有容性負載補償。
除了減小反射本身，是否還有別的方法呢？有，避開諧振點。
下面是一個簡單的DDR3時鐘一驅四的拓撲，時鐘頻率為500MHz：
CPU到第一片顆粒長度為1500mil，顆粒與顆粒之間的長度為500mil，這時接收顆粒的波形如下：
拓撲沒有問題，末端也用匹配電阻上拉了，負載也并不多，為什么裕量那么小？
回想一下前幾節說的，500HMz的時鐘信號頻域分量主要在500MHz，1.5GHz，這幾個頻率分量的四分之一波長分別為3000mil，1000mil。而我們當前拓撲中兩兩之間1500mil，500mil的線長很容易就湊成了四分之一波長，諧振最嚴重的長度。
[page]
怎么辦呢？我們將CPU到第一片顆粒之間的線長延長至2100mil，顆粒之間線長延長至700mil之后：
整體的裕量變大了，如果再稍微做一些容性負載補償：
裕量進一步提升。實際操作時只需要在布局時稍微注意一下器件之間的距離，不需要增加成本，也不需要多余的繞線。
高速先生反射系列的文章到這里就結束了，最后總結一下：
●反射的本質是波的反射，以及不同相位的波之間的疊加。
●反射影響的嚴重程度主要是以下兩點：
1.阻抗不匹配程度，影響諧振幅值。阻抗越不匹配，諧振幅度越大。
2.阻抗不匹配長度，影響諧振頻率，不匹配長度越長，諧振頻率越低。
●需要根據實際情況分析反射的影響，對癥下藥。
