【導讀】電網因為諸多原因而被設計成交流電，但幾乎每臺設備都需要直流電才能運行。因此，AC-DC 電源幾乎無處不在，隨著環保意識的加強和能源價格的上漲，此類電源的效率對于降低運行成本和合理利用能源至關重要。
簡單地說，效率就是輸入功率與輸出功率之比。但是，必須要考慮輸入功率因數 (PF)，即所有 AC 供電設備（包括電源）的有用（實際）功率與總（視在）功率之比。
對于純阻性負載，PF 將為 1.00（“單位”），但隨著視在功率的升高，無功負載會降低 PF，從而導致效率降低。小于 1 的 PF 由異相電壓和電流引起，在開關型電源 (SMPS) 等不連續電子負載中常常會出現諧波含量高或電流波形失真的情況。
PF校正
考慮到低 PF 對效率的影響，當功率水平高于 70W 時，法規要求設計人員通過電路將 PF 校正到接近 1。通常，有源 PF 校正 (PFC) 采用升壓轉換器，將整流電源轉換為高直流電平。然后使用脈寬調制 (PWM) 或其他技術對該電源軌進行調節。
此方法通常有效且易于部署。然而，如今有關效率的諸多要求，如具有挑戰性的“80+ Titanium標準”，規定了整個寬工作功率范圍內的效率，要求半負載時的峰值效率需達到 96%。這意味著線路整流和 PFC 級必須達到 98%，因為接下來的 PWM DC-DC 將會進一步損耗 2%。要做到這一點非常難，因為橋式整流器中的二極管也會出現損耗。
用同步整流器替換升壓二極管會有所幫助，或者，也可以更換兩個線性整流二極管，以進一步提高效率。這種拓撲結構被稱為圖騰柱 PFC (TPPFC)，理論上，使用理想的電感和開關，效率將會接近 100%。雖然硅 MOSFET 具有良好的性能，但寬禁帶 (WBG) 器件的性能更接近“理想”水平。
圖 1：簡化的圖騰柱 PFC 拓撲結構
處理損耗
隨著設計人員不斷增加頻率以減小磁性組件的尺寸，開關器件的動態損耗也隨之增加。由于硅 MOSFET 的這些損耗可能很大，設計人員正轉而考慮使用 WBG 材料，其中包括碳化硅 (SiC)和氮化鎵 (GaN)，特別是對于 TPPFC 應用。
臨界導通模式 (CrM) 通常是功率水平高達幾百瓦的 TPPFC 設計的首選方法，它可以平衡效率和 EMI 性能。在千瓦級設計中，連續導通模式 (CCM) 可進一步降低開關內的 RMS 電流，從而減少導通損耗。
圖 2：典型 PFC 電路：傳統升壓（左）和無橋圖騰柱（右）
即使是 CrM，在輕載下的效率也會下降近10%，不利于實現“80+ Titanium標準”。箝位（“折返”）最大頻率迫使電路在輕載下進入 非連續導通模式(DCM)，從而顯著降低峰值電流。
解決設計復雜性
由于需要同步驅動四個有源器件，并且需要檢測電感的零電流交越以強制 CrM，因此 TPPFC 設計絕非易事。此外，電路必須能夠切換進/出 DCM，同時保持一個高功率因數并生成一個 PWM 信號來調節輸出，并且提供電路保護（例如過流和過壓）。
要解決這些復雜難題，最顯而易見的方法是部署微控制器 (MCU) 來執行控制算法。但這需要生成和調試代碼，反而會增加設計的工作量和風險。
基于 CrM 的 TPPFC 無需編碼
不過，使用完全集成的 TPPFC 控制方案就可以免去費時的編碼工作。這些器件具有多種優勢，包括高性能、更短的設計時間和更低的設計風險，因為它們不再需要部署 MCU 和相關代碼。
安森美 (onsemi) 的NCP1680 混合信號 TPPFC 控制器就是這類器件的典范，它可以在具有恒定導通時間的 CrM 下工作，確保在整個寬負載范圍內帶來出色的效率。該集成器件在輕載下具有頻率折返“谷底開關”功能，可通過在最低電壓下進行開關操作來提高效率。數字電壓控制環路經過內部補償，可優化整個負載范圍內的性能，同時能夠確保設計過程仍簡單。
圖 3：NCP1680 混合信號 TPPFC 控制器
這款創新的 TPPFC 控制器采用新穎的低損耗方法進行電流檢測和逐周期限流，無需外部霍爾效應傳感器即可提供出色的保護，從而降低復雜性、尺寸和成本。
圖 4：NCP1680 典型應用原理圖
全套控制算法都嵌入在該 IC 中，為設計人員提供了低風險、經過試用和測試驗證的方案，以高性價比實現高性能。
免責聲明：本文為轉載文章，轉載此文目的在于傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問題，請聯系小編進行處理。
推薦閱讀：
使用新型160V MOTIX三相柵極驅動器IC實現更好的電池供電設計（第一部分）
