【導讀】在上篇文章中，我們介紹了去耦的基礎知識及其在實現(xiàn)集成電路(IC)期望性能方面的重要性。在本篇文章中，我們將詳細探討用于去耦的基本電路元件——電容。
實際電容及其寄生效應
圖1所示為實際電容的模型。電阻RP代表絕緣電阻或泄漏，與標稱電容(C)并聯(lián)。第二個電阻RS（等效串聯(lián)電阻或ESR）與電容串聯(lián)，代表電容引腳和電容板的電阻。
圖1.實際電容等效電路包括寄生元件。
電感L（等效串聯(lián)電感或ESL）代表引腳和電容板的電感。最后，電阻RDA和電容CDA一起構成稱為電介質(zhì)吸收(DA)現(xiàn)象的簡化模型。在采樣保持放大器(SHA)之類精密應用中使用電容時，DA可造成誤差。但在去耦應用中，電容的DA不重要，予以忽略。
圖2顯示了不同類型的100 μF電容的頻率響應。理論上，理想電容的阻抗隨著頻率提高而單調(diào)降低。實際操作中，ESR使阻抗曲線變得平坦。隨著頻率不斷升高，阻抗由于電容的ESL而開始上升。"膝部"的位置和寬度將隨著電容結構、電介質(zhì)和電容值而變化。因此，在去耦應用中，常常可以看到較大值電容與較小值電容并聯(lián)。較小值電容通常具有較低ESL，在較高頻率時仍然像一個電容。電容并聯(lián)組合覆蓋的頻率范圍比組合中任何一個電容的頻率范圍都要寬。
圖2.各種100μF電容的阻抗
電容自諧振頻率就是電容電抗(1/ωC)等于ESL電抗(ωESL)時的頻率。對這一諧振頻率等式求解得到下式：
所有電容的阻抗曲線都與圖示的大致形狀類似。雖然實際曲線圖有所不同，但大致形狀相同。最小阻抗由ESR決定，高頻區(qū)域由ESL決定，而后者在很大程度上受封裝樣式影響。
去耦電容類型
電解電容系列具有寬值范圍、高電容體積比和廣泛的工作電壓，是極佳的高性價比低頻濾波器元件。該系列包括通用鋁電解開關類型，提供10 V以下直至約500 V的工作電壓，大小為1 μF至數(shù)千μF不等（以及成比例的外形尺寸）。
所有電解電容均有極性，因此無法耐受約1 V以上的反向偏置電壓而不造成損壞。此類元件具有相對較高的漏電流（可能為數(shù)十μA），具體漏電流在很大程度上取決于特定系列的設計、電氣尺寸、額定電壓及施加電壓。不過，漏電流不可能是基本去耦應用的主要因素。
大多數(shù)去耦應用不建議使用通用鋁電解電容。不過，鋁電解電容有一個子集是"開關型"，其設計并規(guī)定用于在最高達數(shù)百kHz的頻率下處理高脈沖電流，且損耗很低。此類電容在高頻濾波應用中可直接媲美固態(tài)鉭電容，且具有更廣泛的可用值。
固態(tài)鉭電解電容一般限于50 V或更低的電壓，電容為500 μF或更低。給定大小時，鉭電容比鋁開關電解電容呈現(xiàn)出更高的電容體積比，且具有更高的頻率范圍和更低的ESR。鉭電容一般也比鋁電解電容更昂貴，對于浪涌和紋波電流，必須謹慎處理應用。
最近，使用有機或聚合物電解質(zhì)的高性能鋁電解電容也已問世。這些電容系列擁有略低于其他電解類型的ESR和更高的頻率范圍，另外低溫ESR下降也最小。此類元件使用鋁聚合物、特殊聚合物、POSCAP™和OS-CON™等標簽。
陶瓷或多層陶瓷(MLCC)具有尺寸緊湊和低損耗特性，通常是數(shù)MHz以上的首選電容材料。不過，陶瓷電介質(zhì)特性相差很大。對于電源去耦應用，一些類型優(yōu)于其他類型。采用X7R的高K電介質(zhì)配方時，陶瓷電介質(zhì)電容的值最高可達數(shù)μF。Z5U和Y5V型的額定電壓最高可達200 V。X7R型在直流偏置電壓下的電容變化小于Z5U和Y5V型，因此是較佳選擇。
NP0（也稱為COG）型使用介電常數(shù)較低的配方，具有標稱零TC和低電壓系數(shù)（不同于較不穩(wěn)定的高K型）。NP0型的可用值限于0.1 μF或更低，0.01 μF是更實用的上限值。
多層陶瓷(MLCC)表面貼裝電容的極低電感設計可提供近乎最優(yōu)的RF旁路，因此越來越頻繁地用于10 MHz或更高頻率下的旁路和濾波。更小的陶瓷芯片電容工作頻率范圍可達1 GHz。對于高頻應用中的這些及其他電容，通過選擇自諧振頻率高于最高目標頻率的電容，可確保有用值符合需要。
薄膜型電容一般使用繞線，增加了電感，因此不適合電源去耦應用。此類型更常用于音頻應用，此時需要極低電容和電壓系數(shù)。
最后，務必選擇擊穿電壓至少為電源電壓兩倍的電容，否則當電路上電時，可能會發(fā)生意外。
不良去耦技術對性能的影響
圖3顯示1.5 GHz高速電流反饋運算放大器AD8000的脈沖響應。兩幅示波器圖均是利用評估板獲得。左側(cè)曲線顯示正確去耦的響應，右側(cè)曲線顯示同一電路板上去除去耦電容后的響應。兩種情況中，輸出負載均為100 Ω。
圖3. 去耦對AD8000運算放大器性能的影響
示波器圖說明，沒有去耦時，輸出表現(xiàn)出不良響鈴振蕩，這主要是因為電源電壓隨負載電流變化而偏移。
現(xiàn)在考察正確及錯誤去耦對14位、105 MSPS/125 MSPS高性能數(shù)據(jù)轉(zhuǎn)換器ADC AD9445 的影響。雖然轉(zhuǎn)換器通常無PSRR規(guī)格，但正確去耦仍非常重要。圖4顯示正確設計電路的FFT輸出。這種情況下，我們使用AD9445的評估板——注意頻譜很干凈。
圖4：正確去耦時AD9445評估板的FFT圖
AD9445的引腳排列如圖4所示。請注意，電源和接地引腳有多個。這是為了降低電源阻抗（并聯(lián)引腳）。
圖5.AD9445引腳排列圖
模擬電源引腳有33個。18個引腳連接到AVDD1（電壓為3.3 V ± 5%），15個引腳連接到AVDD2（電壓為5 V ± 5%）。DVDD（電壓為5 V ± 5%）引腳有4個。在本實驗所用的評估板上，每個引腳有0.1 μF陶瓷去耦電容。此外，沿電源走線還有數(shù)個10 μF電解電容。
圖6顯示了從模擬電源去除去耦電容后的頻譜。請注意，高頻雜散信號增加了，還出現(xiàn)了一些交調(diào)產(chǎn)物（低頻成分）。信號SNR已顯著降低。本圖與上圖的唯一差異是去除了去耦電容。
圖6.從模擬電源去除去耦電容后AD9445評估板的FFT圖
圖7顯示從數(shù)字電源去除去耦電容的結果。注意雜散同樣增加了。另外應注意雜散的頻率分布。這些雜散不僅出現(xiàn)在高頻下，而且跨越整個頻譜。本實驗使用轉(zhuǎn)換器的LVDS版本進行。可以想象，CMOS版本會更糟糕，因為LVDS的噪聲低于飽和CMOS邏輯。
圖7.從數(shù)字電源去除去耦電容后AD9445評估板的SNR圖
這些實驗表明，除去大多數(shù)或所有去耦電容會導致性能降低，但要分析或預測除去一兩個去耦電容的影響是很困難的。當拿不定主意時，最佳策略是放上電容。雖然成本略有增加，但消除了性能降低的風險，這樣做通常是值得的。
去耦總結
關于去耦的內(nèi)容還有很多，但我們希望大家對其在實現(xiàn)系統(tǒng)期望性能方面所起的作用有了一個大致了解。這些文章中的基本綱要說明了關鍵概念，欲了解詳細信息，請參閱其他參考資料。另一個寶貴的指導資源是制造商的評估板，大部分IC產(chǎn)品都有相應的評估板。很多情況下，您只需下載原理圖、布局和元件列表，然后了解關于去耦做了些什么，而不必實際購買評估板。您可以確信，這些評估板的設計非常用心，旨在實現(xiàn)待評估IC的最佳性能。
現(xiàn)在我們用圖8所示的傳統(tǒng)電路測驗結束本文。
圖8.測驗：三個理想電容充電到所示電壓。先閉合S1，再閉合S2之后，該組電容的最終電壓是多少？如果開關閉合的先后順序相反，該組電容的最終電壓是多少？
推薦閱讀：
