【導(dǎo)讀】FPGA的應(yīng)用越來(lái)越廣泛，調(diào)查報(bào)告顯示，2013年全球FPGA市場(chǎng)將增長(zhǎng)至35億美元。從剛開始的簡(jiǎn)單的膠合邏輯芯片，到如今使用FPGA作為協(xié)處理器，這項(xiàng)技術(shù)到底有什么優(yōu)勢(shì)？本文將進(jìn)行詳細(xì)討論。
可編程邏輯器件(PLD) 是嵌入式工業(yè)設(shè)計(jì)的關(guān)鍵元器件。在工業(yè)設(shè)計(jì)中，PLD 已經(jīng)從提供簡(jiǎn)單的膠合邏輯發(fā)展到使用FPGA 作為協(xié)處理器。該技術(shù)在通信、電機(jī)控制、I/O 模塊以及圖像處理等應(yīng)用中支持I/O 擴(kuò)展，替代基本的微控制器(MCU) 或者數(shù)字信號(hào)處理器(DSP)。
隨著系統(tǒng)復(fù)雜度的提高，F(xiàn)PGA 還能夠集成整個(gè)芯片系統(tǒng)(SoC)，與分立的MCU、DSP、ASSP，以及ASIC 解決方案相比，大幅度降低了成本。不論是用作協(xié)處理器還是SoC，F(xiàn)PGA 在工業(yè)應(yīng)用中都具有以下優(yōu)點(diǎn)：
1. 設(shè)計(jì)集成——使用FPGA 作為協(xié)處理器或者SoC，在一個(gè)器件平臺(tái)上集成IP 和軟件堆棧，從而降低成本。
2. 可重新編程能力——在一個(gè)公共開發(fā)平臺(tái)的一片F(xiàn)PGA 中，使工業(yè)設(shè)計(jì)能夠適應(yīng)協(xié)議、IP 以及新硬件功能的發(fā)展變化。
3. 性能調(diào)整——通過(guò)FPGA 中的嵌入式處理器、定制指令和IP 模塊，增強(qiáng)性能，滿足系統(tǒng)要求。
4. 過(guò)時(shí)保護(hù)——較長(zhǎng)的FPGA 產(chǎn)品生命周期，通過(guò)FPGA 新系列的器件移植，延長(zhǎng)工業(yè)產(chǎn)品的生命周期，保護(hù)硬件不會(huì)過(guò)時(shí)。
5. 熟悉的工具——使用熟悉的、功能強(qiáng)大的集成工具，簡(jiǎn)化設(shè)計(jì)和軟件開發(fā)、IP 集成以及調(diào)試。
以下將詳細(xì)討論這些優(yōu)點(diǎn)。
設(shè)計(jì)集成
現(xiàn)代工業(yè)系統(tǒng)設(shè)計(jì)人員面臨很多挑戰(zhàn)，包括，系統(tǒng)復(fù)雜度、標(biāo)準(zhǔn)的變化、性能需求，以及系統(tǒng)總成本等，如圖1 所示。
圖1：關(guān)鍵工業(yè)設(shè)計(jì)挑戰(zhàn)
作為一名工業(yè)系統(tǒng)設(shè)計(jì)人員，您可以確定是否使用FPGA 作為協(xié)處理器( 也稱為I/O 輔助或者I/O hub 器件)，還是完整的SoC 解決方案。您可以在相同的電路板上組合使用標(biāo)準(zhǔn)主處理器和FPGA，由外部主處理器完成系統(tǒng)處理功能。然而，功能固定的處理器在工業(yè)應(yīng)用中通常缺少關(guān)鍵的接口、功能或者性能。您可以將部分處理任務(wù)移到FPGA中，從而減輕處理器的工作。或者，您在一個(gè)基于FPGA 的SoC 平臺(tái)上集成所有處理器功能，降低設(shè)計(jì)復(fù)雜度，減少系統(tǒng)總成本。
很多MCU 或者DSP 解決方案如果要同時(shí)運(yùn)行電機(jī)控制任務(wù)和通信功能，其帶寬將無(wú)法滿足需求。結(jié)果，您可能需要增加其他的ASSP、MCU 或者FPGA 器件，如果目前的電路板無(wú)法承載這些器件，那么只能將其作為昂貴的置入卡來(lái)使用。相似的，不同的現(xiàn)場(chǎng)總線以及發(fā)展的工業(yè)以太網(wǎng)協(xié)議標(biāo)準(zhǔn)也需要針對(duì)每一協(xié)議采用專用ASSP、MCU 或者FPGA 器件。由于某些標(biāo)準(zhǔn)需要協(xié)議專用硬件(MAC) 和協(xié)議專用軟件堆棧，因此，這些工作是必須的。FPGA可以在協(xié)處理器中集成系統(tǒng)功能，根據(jù)需要隨時(shí)修改設(shè)計(jì)。
圖2 顯示了一個(gè)運(yùn)動(dòng)和電機(jī)控制平臺(tái)，它發(fā)揮了Altera FPGA 的優(yōu)勢(shì)，作為DSP 卸載引擎和工業(yè)網(wǎng)絡(luò)的協(xié)處理器。電機(jī)控制器通過(guò)控制速度和電流( 轉(zhuǎn)換為扭矩設(shè)置)，設(shè)置電機(jī)的能效和精度。相似的，運(yùn)動(dòng)控制則主要完成位置和時(shí)序精度控制功能。在很多情況下，電子硬件都是相似的，主要的差別在于控制軟件或者算法，以及I/O 接口。圖2 中的例子顯示了一個(gè)典型的控制器，它依靠一個(gè)主MCU 或者DSP 器件( 主處理器)來(lái)運(yùn)行算法，驅(qū)動(dòng)電機(jī)或者運(yùn)動(dòng)控制器的電源級(jí)。當(dāng)主處理器達(dá)到其性能極限時(shí)，設(shè)計(jì)人員可以提高器件時(shí)鐘速率，以提升處理器性能。但是，對(duì)性能增益是有限制的，這種方法可能會(huì)帶來(lái)其他問(wèn)題，例如，需要更新到速度更快的存儲(chǔ)器，其他硬件的性能，以及優(yōu)化軟件需要更多的時(shí)間等。
[page]
在這種情況下，將某些主處理器功能卸載到FPGA 協(xié)處理器中有助于簡(jiǎn)化系統(tǒng)，使用FPGA 進(jìn)行通信，幫助隨著工業(yè)以太網(wǎng)協(xié)議等標(biāo)準(zhǔn)的發(fā)展進(jìn)行靈活的修改。然后對(duì)FPGA 重新編程，使用相同的硬件平臺(tái)來(lái)滿足需求。
圖2：FPGA 作為運(yùn)動(dòng)/ 電機(jī)控制協(xié)處理器
在一個(gè)SoC FPGA 器件平臺(tái)上集成設(shè)計(jì)元器件，進(jìn)一步簡(jiǎn)化了設(shè)計(jì)復(fù)雜度，降低了系統(tǒng)總成本。圖3 顯示了一個(gè)簡(jiǎn)單的工業(yè)電機(jī)控制系統(tǒng)，F(xiàn)PGA 現(xiàn)在起到了SoC 的功能，集成DSP 模塊、存儲(chǔ)器、視頻圖形控制器、電機(jī)編碼器以及其他元器件。設(shè)計(jì)師可以簡(jiǎn)單的加入PHY 和其他模擬以及電源器件，從而完成設(shè)計(jì)。
圖3：FPGA 完成SoC 運(yùn)動(dòng)/ 電機(jī)控制功能
此外，電機(jī)控制應(yīng)用通常還需要采用反饋機(jī)制來(lái)計(jì)算當(dāng)前速率和位置。對(duì)于FPGA，很多經(jīng)過(guò)優(yōu)化的數(shù)字編碼器接口IP 內(nèi)核只能用作IP，支持在接口上使用FPGA。在FPGA上集成IP 減小了電路板尺寸，減少了元器件數(shù)量，簡(jiǎn)化了裝配，降低了存儲(chǔ)要求。這種集成方法減少了電路板上的元器件數(shù)量，從而提高了系統(tǒng)可靠性。Altera FPGA 支持很多其他系統(tǒng)功能，例如，嵌入式處理器、DSP 模塊、LCD 顯示屏和視頻處理器等。圖4 顯示了另一應(yīng)用實(shí)例，其FPGA 用作視頻監(jiān)控應(yīng)用中的協(xié)處理器。視頻監(jiān)控市場(chǎng)越來(lái)越多的采用了寬動(dòng)態(tài)范圍(WDR) 攝像機(jī)傳感器，能夠分辨從背景到逆光條件下的目標(biāo)物體。只有FPGA 具有WDR 圖像傳感器流水線(ISP) 協(xié)處理所需的帶寬，將視頻流送入DSP 器件進(jìn)行視頻編碼，例如，H.264 等。DSP 器件缺少處理WDR ISP 所需的帶寬和接口，不具備運(yùn)行其他監(jiān)控功能的性能，例如，視頻分析等。
圖4：FPGA 作為協(xié)處理器——WDR IP 監(jiān)控?cái)z像機(jī)
圖5 顯示了FPGA 作為視頻監(jiān)控應(yīng)用中的SoC。用作SoC 時(shí)，F(xiàn)PGA 支持在一片F(xiàn)PGA 中集成所有的組件——ISP、視頻分析、編碼和聯(lián)網(wǎng)功能。這一方法不需要采用后端DSP 器件，支持實(shí)現(xiàn)更緊湊的集成設(shè)計(jì)。
圖5：FPGA 作為SoC——WDR IP 監(jiān)控?cái)z像機(jī)
圖6 顯示了在Cyclone IV 器件上實(shí)現(xiàn)的SoC 系統(tǒng)實(shí)例的結(jié)構(gòu)圖。
圖6：SoC 結(jié)構(gòu)圖——WDR IP 監(jiān)控?cái)z像機(jī)
可重新編程能力
利用FPGA 的可重新編程能力，很容易適應(yīng)標(biāo)準(zhǔn)的發(fā)展，支持設(shè)計(jì)重用。即使在工業(yè)應(yīng)用中只采用一個(gè)MCU、DSP、ASSP 或者ASIC 解決方案，很多應(yīng)用還是需要分立器件來(lái)處理工業(yè)通信等功能，例如，可選的現(xiàn)場(chǎng)總線專用ASIC 或者FPGA，如圖7 所示。當(dāng)網(wǎng)絡(luò)規(guī)范或者功能需求出現(xiàn)變化時(shí)，通常會(huì)集中精力來(lái)開發(fā)多塊PCB以支持不同的協(xié)議和功能，每一平臺(tái)都需要額外的軟件導(dǎo)入導(dǎo)出時(shí)間。這大大提高了解決方案的總成本。
圖7： 現(xiàn)場(chǎng)總線過(guò)渡到工業(yè)以太網(wǎng)
或者可以使用FPGA 作為通信協(xié)處理器。在一個(gè)硬件平臺(tái)上設(shè)計(jì)一個(gè)通信子系統(tǒng)，隨時(shí)修改網(wǎng)絡(luò)協(xié)議，支持多種產(chǎn)品。通過(guò)在一片F(xiàn)PGA 中更靈活的集成主MCU或者DSP 控制功能、多個(gè)處理器和其他IP 以及接口，開發(fā)小外形器件，節(jié)省空間，降低成本。
由于能夠針對(duì)多種產(chǎn)品采用一個(gè)平臺(tái)，減少了要開發(fā)的硬件數(shù)量，簡(jiǎn)化了軟件的導(dǎo)入導(dǎo)出，因此將獲得幾個(gè)月甚至更長(zhǎng)的產(chǎn)品及時(shí)面市優(yōu)勢(shì)。
[page]
調(diào)整性能
任何工業(yè)控制系統(tǒng)的關(guān)鍵所在是主機(jī)/ 主MCU、DSP、ASIC 或者ASSP 器件的處理功能。當(dāng)性能成為設(shè)計(jì)難題時(shí)，F(xiàn)PGA 提供以下方法來(lái)調(diào)整處理性能，如圖8 所示。
■使用高性能外部處理器以及FPGA 內(nèi)置的多個(gè)嵌入式處理器之一。可將所有處理功能集成到FPGA 中作為SoC。
■加入定制指令以及您的處理器代碼，從而加速專用處理器指令；浮點(diǎn)就是一個(gè)很好的例子。
■通過(guò)DSP 模塊等專用硬件加速數(shù)據(jù)轉(zhuǎn)換算法。
圖8：FPGA 調(diào)整性能方法
1、多核處理
對(duì)于靈活的多處理器設(shè)計(jì)，您可以從多種實(shí)現(xiàn)方式中進(jìn)行選擇。嵌入式工業(yè)設(shè)計(jì)人員通常對(duì)非對(duì)稱協(xié)處理感興趣，把FPGA 作為I/O 輔助芯片或者SoC。非對(duì)稱多處理器意味著多功能產(chǎn)品可以采用專用處理器來(lái)實(shí)現(xiàn)每一主要功能。這尤其適合滿足當(dāng)今迫切的應(yīng)用需求，例如，智能電話等。開發(fā)人員以前在PCB 上采用多個(gè)處理器來(lái)開發(fā)這類系統(tǒng)。現(xiàn)在，您可以在一片F(xiàn)PGA 中每個(gè)分區(qū)的專用處理模塊上來(lái)完成這一工作，如圖9 所示。
圖9：FPGA 作為SoC 非對(duì)稱多核，以及作為協(xié)處理器
這類應(yīng)用的一個(gè)例子就是高性能伺服驅(qū)動(dòng)應(yīng)用，它需要高性能主處理器( 或者多處理器) 來(lái)完成每一主要功能。專用處理器執(zhí)行應(yīng)用代碼，通信處理器提供現(xiàn)場(chǎng)總線或者以太網(wǎng)鏈路，圖形或者圖像處理器提供顯示功能，包括數(shù)字電機(jī)編碼器、PWM 功能和電源控制等其他定制邏輯和接口。您還可以將所有這些功能集成到FPGA 中，作為協(xié)處理器或者完整的SoC。
[page]
2、定制指令
設(shè)計(jì)者可以通過(guò)增加定制指令以及相應(yīng)的處理器代碼來(lái)調(diào)整處理器性能。這一方法加速了專用處理器指令，如圖10 所示。
圖10：增強(qiáng)定制指令的性能
設(shè)計(jì)者可以在嵌入式處理器指令集中加入定制指令，以加速對(duì)時(shí)間要求較高的軟件算法。圖10 中的例子顯示了怎樣在Altera Nios II 處理器的算術(shù)邏輯單元(ALU) 中加入定制指令邏輯。使用定制指令將復(fù)雜的標(biāo)準(zhǔn)指令序列簡(jiǎn)化為在硬件中實(shí)現(xiàn)的嵌入指令。
這一功能可以在各種應(yīng)用中使用。例如，可以優(yōu)化DSP 的軟件內(nèi)循環(huán)、數(shù)據(jù)包頭處理以及需要大量計(jì)算的應(yīng)用。Quartus II 軟件提供配置GUI，支持Nios II 處理器的256 條定制指令。圖10 中的例子使用了64-Kbyte CRC 緩沖。在Nios II 處理器中，與只采用軟件操作相比，定制指令能夠?qū)PU 的性能提高27 倍。
Nios II 處理器單精度、浮點(diǎn)定制指令是加速處理器操作的另一個(gè)例子。這些指令大幅度提高了除法、乘法、減法和加法函數(shù)的FPGA 性能。其他處理器體系結(jié)構(gòu)采用相似的原理進(jìn)行操作。對(duì)定制指令的實(shí)際性能加速效果會(huì)隨處理器和定制指令的不同而不同。
3、硬件加速
除了定制指令，還可以使用硬件加速器，例如DSP 模塊、視頻模塊以及其他IP，從而消除數(shù)據(jù)瓶頸。圖11 顯示了與僅采用定制指令的同一Nios II 處理器系統(tǒng)相比，采用同時(shí)或者并行數(shù)據(jù)協(xié)處理器功能將系統(tǒng)性能提高了530 倍。在并行數(shù)據(jù)協(xié)處理器期間，處理器的中央處理單元(CPU) 啟動(dòng)并停止協(xié)處理器，協(xié)處理器獲取數(shù)據(jù)，存儲(chǔ)結(jié)果，CPU 同時(shí)運(yùn)行應(yīng)用代碼。這適用于模塊數(shù)據(jù)操作，例如，電機(jī)控制或者運(yùn)動(dòng)控制應(yīng)用中常見的DSP 功能。
圖11： 硬件加速器消除了處理器瓶頸
過(guò)時(shí)保護(hù)
生命周期較長(zhǎng)的FPGA 降低了產(chǎn)品過(guò)時(shí)的風(fēng)險(xiǎn)。Altera FPGA 的產(chǎn)品生命周期非常符合工業(yè)設(shè)備的長(zhǎng)生命周期要求，能夠穩(wěn)定的供應(yīng)器件，如圖12 所示。
圖12：Altera FPGA 符合較長(zhǎng)的工業(yè)產(chǎn)品生命周期要求
大部分MCU、DSP 或者ASSP 器件的產(chǎn)品生命周期比FPGA 短得多，這是因?yàn)楹虯ltera相比，其供應(yīng)商通常會(huì)更快的停止供應(yīng)成熟器件。這類器件設(shè)計(jì)用于針對(duì)大批量用戶在短期內(nèi)實(shí)現(xiàn)特定應(yīng)用。而且，雖然目前產(chǎn)品中的ASIC 器件可以工作15 年以上，但是很多已經(jīng)接近壽命終了，迫使設(shè)計(jì)人員考慮FPGA 等其他長(zhǎng)壽命器件。雖然新ASIC設(shè)計(jì)正在開發(fā)中，但是設(shè)計(jì)人員還不能迅速更新這些產(chǎn)品以跟上標(biāo)準(zhǔn)的發(fā)展，或者滿足新功能的要求。
相反，F(xiàn)PGA 涵蓋了多種應(yīng)用和市場(chǎng)，與大批量產(chǎn)品的特殊應(yīng)用無(wú)關(guān)。因此，Altera 在很長(zhǎng)時(shí)間內(nèi)生產(chǎn)的FPGA 是您的高性價(jià)比選擇。用戶可以更好的管理穩(wěn)定的供應(yīng)鏈，它會(huì)含有很多其他半導(dǎo)體元器件。在設(shè)計(jì)中使用FPGA 平臺(tái)時(shí)，能夠隨時(shí)更新并修改設(shè)計(jì)。用戶可以重復(fù)使用IP，在很短的時(shí)間內(nèi)將設(shè)計(jì)導(dǎo)入到新系列FPGA 中，這要比設(shè)計(jì)新MCU、DSP、ASSP 或者ASIC 快得多。隨著時(shí)間的推移，可以提高多條產(chǎn)品線的商業(yè)價(jià)值，降低產(chǎn)品過(guò)時(shí)的成本。
熟悉的工具
Altera 為嵌入式工業(yè)設(shè)計(jì)人員提供功能強(qiáng)大而又使用方便的開發(fā)工具，例如，Quartus II 設(shè)計(jì)軟件、MegaCore IP 庫(kù)、SOPC Builder 系統(tǒng)集成工具以及基于Eclipse 的Nios II 嵌入式設(shè)計(jì)套裝，完善了FPGA 硬件設(shè)計(jì)，讓您的設(shè)計(jì)流程更加流暢。
1、Quartus II 設(shè)計(jì)軟件
基于GUI 的Quartus II 軟件有免費(fèi)的網(wǎng)絡(luò)版和擁有完全許可的版本，其設(shè)計(jì)流程包括系統(tǒng)設(shè)計(jì)和時(shí)序收斂方法、在系統(tǒng)驗(yàn)證以及第三方EDA 工具支持，滿足了效能和性能需求，如圖13 所示。
圖13：Quartus II 設(shè)計(jì)流程
Quartus II 軟件支持各種設(shè)計(jì)輸入方法、腳本、漸進(jìn)式編譯、系統(tǒng)級(jí)集成、IP 參數(shù)賦值、I/O 引腳分析以及綜合選項(xiàng)，從而加速了您的設(shè)計(jì)流程。在驗(yàn)證和電路板級(jí)，Quartus II 軟件提供TimeQuest 時(shí)序分析器、功耗分析器工具、平面布局芯片規(guī)劃器、SignalTap II 邏輯分析器、RTL 查看器，以及第三方驗(yàn)證支持。
[page]
按照下面的三個(gè)簡(jiǎn)單步驟，很容易采用Quartus II 軟件開始設(shè)計(jì)：
1. 運(yùn)行新工程向?qū)В杆僭O(shè)定工程名稱、位置、頂層實(shí)體、設(shè)計(jì)文件、目標(biāo)器件，以及工程使用的可選第三方EDA 工具。
2. 完成設(shè)計(jì)，運(yùn)行時(shí)序分析和綜合，構(gòu)建網(wǎng)表。
3. 編譯設(shè)計(jì)，生成器件編程文件。
圖14 顯示了Quartus II 主應(yīng)用窗口。
圖14：Quartus II 主應(yīng)用窗口
MegaCore IP 庫(kù)Altera 及其第三方IP 合作伙伴提供針對(duì)Altera 器件進(jìn)行了優(yōu)化的多種商用可配置IP內(nèi)核。這些IP 包括Altera 的Nios II 嵌入式處理器、DSP 模塊、視頻IP 套裝等組件，以及很多標(biāo)準(zhǔn)和流行的接口，例如，存儲(chǔ)器控制器、CAN、USB 和以太網(wǎng)等。隨Quartus II 設(shè)計(jì)軟件一起提供并安裝許可和不需要許可的IP。可以直接從Altera 網(wǎng)站申請(qǐng)合作伙伴IP。IP 是模塊化的，可以重復(fù)使用，通過(guò)SOPC Builder 很容易使用并編程到FPGA 中。SOPC Builder 還支持您自己IP 和接口的開發(fā)和使用。
此外，Altera 及其合作伙伴開發(fā)并提供的參考設(shè)計(jì)能夠有效解決常見系統(tǒng)設(shè)計(jì)問(wèn)題。用戶可以直接從Altera 網(wǎng)站下載這些參考設(shè)計(jì)，也可以使用自動(dòng)申請(qǐng)表，或者直接聯(lián)系合作伙伴IP 供應(yīng)商。
2、SOPC Builder
SOPC Builder 是功能強(qiáng)大的系統(tǒng)集成工具，它含在Quartus II 軟件中，與使用傳統(tǒng)的手動(dòng)集成方法相比，能夠以更快的速度生成完整的SoC 設(shè)計(jì)。SOPC Builder 很容易建立IP，在設(shè)計(jì)中自動(dòng)生成并集成IP 組件。您可以通過(guò)用戶友好的GUI 而不是代碼HDL來(lái)管理這一過(guò)程，如圖15 所示。
圖15：SOPC Builder 系統(tǒng)集成工具
使用SOPC Builder 中的配置向?qū)В瑸槊恳籌P 組件選擇合適的配置選項(xiàng)。完成配置后，IP 被加入到系統(tǒng)中，如圖15 所示。以后您可以在SOPC Builder GUI 中簡(jiǎn)單的修改選項(xiàng)，從而改變組件基本地址、中斷級(jí)以及系統(tǒng)互聯(lián)。這樣，您能夠靈活方便的迅速修改、優(yōu)化并設(shè)計(jì)您的FPGA 系統(tǒng)。
[page]
3、標(biāo)準(zhǔn)Eclipse 軟件工具
一般而言，需要進(jìn)行一定控制處理的任何系統(tǒng)都需要采用嵌入式處理器，特別是處理器必須含在SoC 設(shè)計(jì)中的情況。對(duì)于已經(jīng)熟悉這些軟件工具的設(shè)計(jì)人員，Altera 提供基于Eclipse 的Nios II 嵌入式設(shè)計(jì)套裝，Nios II 嵌入式處理器，支持標(biāo)準(zhǔn)操作系統(tǒng)(OS) 以及來(lái)自多家流行供應(yīng)商的實(shí)時(shí)操作系統(tǒng)(RTOS)。
采用這些熟悉的基于GUI 的開發(fā)工具，軟件團(tuán)隊(duì)在設(shè)計(jì)流程中能夠很好的合作。硬件和軟件團(tuán)隊(duì)可以在標(biāo)準(zhǔn)操作系統(tǒng)上采用電路板支持包(BSP)，利用他們的應(yīng)用軟件專業(yè)知識(shí)導(dǎo)入導(dǎo)出應(yīng)用軟件，在一個(gè)FPGA 平臺(tái)上運(yùn)行這些軟件，而不是在多個(gè)MCU 或者DSP 器件上。可以把以前的MCU 或者DSP 編程軟件經(jīng)驗(yàn)應(yīng)用到可編程嵌入式處理器上，例如，Nios II 嵌入式處理器( 使用基于Eclipsed 的工具)、ARM Cortex M1和Freescale ColdFire V1 內(nèi)核，這些都可以與Altera FPGA 一起使用。開發(fā)工具流程和操作系統(tǒng)( 例如，Linux) 與開發(fā)分立處理器代碼所使用的非常相似。基于FPGA的處理器支持Linux 和eCOS 等流行的開放源代碼操作系統(tǒng)，具有活躍的開發(fā)人員社區(qū)這一優(yōu)勢(shì)，幫助不斷開發(fā)新的應(yīng)用程序和功能。在產(chǎn)品生命周期中進(jìn)行開發(fā)和提供支持時(shí)，這些改進(jìn)和功能有可能節(jié)省大量的投入。
而且，可以在處理器體系結(jié)構(gòu)上移植C 程序。例如，面向Eclipse 的Nios II 軟件開發(fā)工具(SBT) 含有一組基于流行的Eclipse 工作臺(tái)的插件，以及Eclipse C/C++ 開發(fā)工具包(CDT) 插件。面向Eclipse 的Nios II SBT 為所有Nios II 處理器系統(tǒng)提供相同的開發(fā)平臺(tái)。這些Eclipse 工具提高了大型應(yīng)用軟件和團(tuán)隊(duì)軟件設(shè)計(jì)的效能。用戶可以在Eclipse 中完成所有Nios II 軟件開發(fā)任務(wù)，包括建立、編輯、構(gòu)建、運(yùn)行、調(diào)試和修改程序。
結(jié)論
FPGA 能夠靈活的適應(yīng)工業(yè)設(shè)計(jì)多變的各種需求，降低解決方案總成本。采用一片F(xiàn)PGA就可以將設(shè)計(jì)的各個(gè)部分集成到一個(gè)器件中，在本地或者遠(yuǎn)程，隨時(shí)對(duì)基于FPGA 的設(shè)計(jì)重新編程。這一方法使設(shè)計(jì)能夠隨著標(biāo)準(zhǔn)的變化而進(jìn)行修改，同時(shí)減少了支持每一協(xié)議標(biāo)準(zhǔn)或者每一額外功能所需要的電路板設(shè)計(jì)。
FPGA 是并行信號(hào)處理的理想選擇，也適用于需要通過(guò)硬件加速來(lái)提高性能的系統(tǒng)。FPGA 中的并行硬件處理意味著不需要增加更多的控制器和功能來(lái)提高性能。設(shè)計(jì)師可以在設(shè)計(jì)中把FPGA 嵌入式處理器和IP 模塊用作協(xié)處理器或者SoC，從而增強(qiáng)性能。軟件團(tuán)隊(duì)可以在標(biāo)準(zhǔn)操作系統(tǒng)(OS) 上采用電路板支持包(BSP)，利用他們的應(yīng)用軟件專業(yè)知識(shí)導(dǎo)入導(dǎo)出應(yīng)用軟件，在一個(gè)FPGA 平臺(tái)上運(yùn)行這些軟件，而不是在多個(gè)MCU 或者DSP 器件上。可以在處理器體系結(jié)構(gòu)上移植C 程序。
一個(gè)FPGA 平臺(tái)能夠支持多條產(chǎn)品線，提供具有商業(yè)價(jià)值的途徑，以高性價(jià)比方式向市場(chǎng)迅速推出實(shí)施方案。利用Cyclone IV 器件等FPGA 的集成和靈活性優(yōu)勢(shì)，與其他技術(shù)相比，您能夠更迅速的將產(chǎn)品推向市場(chǎng)，從而占據(jù)更大的市場(chǎng)份額，延長(zhǎng)工業(yè)設(shè)計(jì)的生命周期。
相關(guān)閱讀：
Altera推出10代FPGA和SoC，最高節(jié)省70%功耗
http://www.longhushijia.cn/gptech-art/80021003
Mouser備貨Altera低功耗FPGA
http://ep.cntronics.com/voice/274
臺(tái)積16FinFET工藝助力Xilinx打造最高性能FPGA器件
http://www.longhushijia.cn/power-art/80020971
