技術(shù)特性：
- 一流的長(zhǎng)期時(shí)域抖動(dòng)性能
- 10 MHz頻率優(yōu)異的-163 dBc/Hz元件域噪聲
- 創(chuàng)造了亞皮秒抖動(dòng)質(zhì)量的時(shí)鐘
- 可以實(shí)現(xiàn)100 MHz~ 312.5 MHz多個(gè)頻率中的單個(gè)和/或兩個(gè)頻率
- 可以替代傳統(tǒng)晶振，降低成本，增加靈活性和功能針
- 對(duì)不同客戶的不同需求進(jìn)行產(chǎn)品定制化
應(yīng)用范圍：
- 路由器/交換機(jī)、光網(wǎng)絡(luò)/無(wú)源光網(wǎng)絡(luò)(PON)
- DSLAM/集成多工器、工作站CPU和存儲(chǔ)器時(shí)鐘分配
- 網(wǎng)絡(luò)服務(wù)器、存儲(chǔ)區(qū)域網(wǎng)絡(luò)、工作站和服務(wù)器
- 機(jī)頂盒和數(shù)字電視等應(yīng)用
安森美半導(dǎo)體（ON Semiconductor，美國(guó)納斯達(dá)克上市代號(hào)：ONNN）不斷開(kāi)發(fā)和拓展完整的時(shí)鐘解決方案。基于在雙極型、CMOS和0.18μm硅鍺（SiGe）BiCMOS工藝上先進(jìn)的鎖相環(huán)（PLL）電路布局和設(shè)計(jì)專業(yè)技術(shù)，安森美半導(dǎo)體25年來(lái)一直在最低抖動(dòng)和skew時(shí)鐘分配性能方面領(lǐng)先業(yè)界。安森美半導(dǎo)體的時(shí)間抖動(dòng)比競(jìng)爭(zhēng)對(duì)手小50%，令系統(tǒng)設(shè)計(jì)更簡(jiǎn)易，并消除時(shí)間誤差。此外，安森美半導(dǎo)體在全球時(shí)鐘支持（ECL）市場(chǎng)排名第一。
市場(chǎng)研究機(jī)構(gòu)Databeans的調(diào)查表明，2007年全球時(shí)鐘市場(chǎng)收入為16億美元，預(yù)計(jì)2007年至2012年總時(shí)鐘市場(chǎng)年復(fù)合增長(zhǎng)率（CAGR）將達(dá)到11%。安森美半導(dǎo)體標(biāo)準(zhǔn)產(chǎn)品部全球市場(chǎng)營(yíng)銷副總裁麥滿權(quán)認(rèn)為，隨著市場(chǎng)應(yīng)用走向融合，硅基時(shí)鐘和晶振供應(yīng)商將進(jìn)行整合，硅基鎖相環(huán)（PLL）時(shí)鐘解決方案將繼續(xù)替代傳統(tǒng)晶振（XO）以滿足更高頻率、復(fù)雜度及系統(tǒng)同步對(duì)時(shí)鐘解決方案的要求。
隨著自動(dòng)測(cè)試設(shè)備、電信及網(wǎng)絡(luò)、計(jì)算機(jī)及消費(fèi)電子產(chǎn)品復(fù)雜度及系統(tǒng)數(shù)據(jù)傳輸率/頻率的不斷提高，系統(tǒng)需要更加精確的同步，并實(shí)現(xiàn)更低的抖動(dòng)(低于1 ps)。同時(shí)，系統(tǒng)對(duì)高性價(jià)比的電磁干擾(EMI)抑制(采用擴(kuò)頻技術(shù))的要求也越來(lái)越高。因此，客戶需要用多頻率時(shí)鐘產(chǎn)生器來(lái)整合時(shí)鐘樹(shù)(晶體、PLL、緩存、I/O)，利用高性能的鎖相環(huán)(PLL)替代較高頻率應(yīng)用中的傳統(tǒng)晶振，使時(shí)鐘扇出具備靈活的skew，并支持多種I/O(LVDS、PECL、HCSL、HSTL)。此外，客戶還需要半定制化時(shí)鐘和可編程時(shí)鐘來(lái)盡量提升系統(tǒng)性能和設(shè)計(jì)靈活性。這些應(yīng)用趨勢(shì)對(duì)時(shí)鐘產(chǎn)生技術(shù)及頻率元件提出了更高的要求，市場(chǎng)迫切需要能夠滿足上述需求的完整時(shí)鐘樹(shù)解決方案。
麥滿權(quán)表示：“正是為了迎合時(shí)鐘市場(chǎng)及時(shí)鐘產(chǎn)生技術(shù)的應(yīng)用趨勢(shì)，我們利用先進(jìn)的半導(dǎo)體工藝和模擬技術(shù)專長(zhǎng)，開(kāi)發(fā)了一系列全硅頻率技術(shù)產(chǎn)品。這些產(chǎn)品可以在系統(tǒng)中提供猶如心臟有規(guī)律的跳動(dòng)的準(zhǔn)確頻率，在實(shí)現(xiàn)更高性能的同時(shí)，簡(jiǎn)化系統(tǒng)的復(fù)雜程度，實(shí)現(xiàn)精確的系統(tǒng)同步。”
安森美半導(dǎo)體的時(shí)鐘樹(shù)解決方案包括時(shí)鐘產(chǎn)生和時(shí)鐘支持及分配兩大部分。前者包括高性能時(shí)鐘、時(shí)鐘模塊、靈活的CMOS可編程時(shí)鐘；后者包括時(shí)鐘分配、分立式PLL器件、時(shí)鐘支持邏輯。其中，時(shí)鐘產(chǎn)生部分中基于PLL的PureEdge硅頻率模塊NBXxxxx系列目前包括九款產(chǎn)品，均具有業(yè)界一流的長(zhǎng)期時(shí)域抖動(dòng)性能和10 MHz頻率優(yōu)異的-163 dBc/Hz元件域噪聲，可彌補(bǔ)在整合12 Hz至20 MHz頻率時(shí)的0.4皮秒(ps)均方根(RMS)相位抖動(dòng)，使整個(gè)系統(tǒng)時(shí)鐘樹(shù)具有更大的時(shí)序裕量。這些元件創(chuàng)造了亞皮秒抖動(dòng)質(zhì)量的時(shí)鐘，可以實(shí)現(xiàn)100 MHz、106.25 MHz、125 MHz、155.52 MHz、156.25 MHz、200.00 MHz、212.5 MHz、250 MHz、311.04 MHz和312.5 MHz中的單個(gè)和/或兩個(gè)頻率，非常適用于1x/2x光纖信道、串行ATA、iSCSI、PCIe、同步光網(wǎng)絡(luò)(SONET)/同步數(shù)字體系(SDH)、以太網(wǎng)和時(shí)鐘裕量應(yīng)用。
采用PureEdge時(shí)鐘產(chǎn)生模塊可以為設(shè)計(jì)師帶來(lái)以下優(yōu)勢(shì)：替代傳統(tǒng)晶振，降低成本，增加靈活性和功能。在晶振方面，可以縮短傳統(tǒng)晶振的上市時(shí)間，易于獲得非標(biāo)準(zhǔn)頻率。更重要的是，混合模塊中的PLL可以在5 mm×7 mm×1.9 mm陶瓷封裝中直接替代晶振模塊。這種方式可以提供多種可供選擇的頻率、多種邏輯系列輸出電平(無(wú)需電平轉(zhuǎn)換器)，抑制抖動(dòng)；還可以降低制造成本，提高可靠性。
安森美半導(dǎo)體標(biāo)準(zhǔn)產(chǎn)品部先進(jìn)邏輯分部總監(jiān)兼總經(jīng)理何燾(Dan Huettl)說(shuō)：“安森美半導(dǎo)體的PLL硅頻率技術(shù)可以提供極有競(jìng)爭(zhēng)力的相位噪聲和穩(wěn)定的性能，因此將逐漸替代目前微處理器和采用微控制器的系統(tǒng)中的傳統(tǒng)晶振。”他表示，PLL技術(shù)還具備許多其他傳統(tǒng)晶振所沒(méi)有的優(yōu)勢(shì)，包括設(shè)計(jì)上的靈活性、可編程能力，有助于降低成本和提高性能。可編程PLL還可以產(chǎn)生多種頻率，支持多種接口，所以能以單一IC滿足全部時(shí)鐘樹(shù)要求，讓客戶能以單個(gè)器件替代多個(gè)晶振，實(shí)現(xiàn)靈活的設(shè)計(jì)。此外，它還支持?jǐn)U頻和可編程延遲等新功能。
值得一提的是，除了高性能PureEdge時(shí)鐘產(chǎn)生模塊為設(shè)計(jì)人員實(shí)現(xiàn)晶振替代和提升靈活性，安森美半導(dǎo)體的可編程時(shí)鐘以單顆器件替代傳統(tǒng)解決方案，為設(shè)計(jì)人員提供靈活性，并具有一流抖動(dòng)性能，幫助他們滿足設(shè)計(jì)要求。以常見(jiàn)的機(jī)頂盒(STB)、數(shù)字電視、家庭網(wǎng)關(guān)和其它消費(fèi)應(yīng)用等為例，這些系統(tǒng)中可能涉及到眾多不同的功能模塊，需要不同的時(shí)鐘頻率，如PCI(33 MHz)、PCIe(66 MHz)、USB(24/48 MHz)、以太網(wǎng)(20/25/50 MHz)、處理器時(shí)鐘(14/24 MHz)、視頻時(shí)鐘(27 MHz)、ADSL/VDSL(36 MHz)、DDR2/DDR3存儲(chǔ)器時(shí)鐘(100/133/166/200/266/333/400 MHz)、千兆位以太網(wǎng)GbE(125 MHz)和ASIC時(shí)鐘(廠商專有的30至100 MHz)等。目前業(yè)界用于滿足機(jī)頂盒等應(yīng)用復(fù)雜時(shí)鐘要求的解決方案是分產(chǎn)晶體和/或CMOS晶體振蕩器。這種解決方案帶來(lái)許多問(wèn)題，一是成本高昂，每部機(jī)頂盒/數(shù)字電視等系統(tǒng)需要采用5至7顆晶體/晶體振蕩器，二是占用過(guò)多的電路板空間，三是增加了設(shè)計(jì)復(fù)雜度，四是晶體和CMOS晶體振蕩器的采購(gòu)交貨周期較長(zhǎng)，不利于制造商加快產(chǎn)品上市時(shí)間。針對(duì)這些問(wèn)題，安森美半導(dǎo)體推出高性能的可編程時(shí)鐘乘法器，采用單個(gè)多PLL可編程時(shí)鐘解決方案替代機(jī)頂盒、數(shù)字電視和其它消費(fèi)應(yīng)用中的所有分立晶體和/或CMOS晶體振蕩器，產(chǎn)生系統(tǒng)需要的所有頻率，幫助減小電路板空間、降低成本及提高設(shè)計(jì)靈活性。
NB3N3020就是安森美半導(dǎo)體最新推出的一款可編程時(shí)鐘乘法器，這器件在同顆器件上產(chǎn)生低壓正射極耦合邏輯(LVPECL)時(shí)鐘及低壓互補(bǔ)金屬氧化物半導(dǎo)體(LVCMOS)時(shí)鐘，這使NB3N3020能夠用于寬廣范圍的應(yīng)用，如網(wǎng)絡(luò)、消費(fèi)電子和計(jì)算機(jī)應(yīng)用。這器件含有三個(gè)三電平LVCMOS單端選擇引腳，設(shè)定26種可能時(shí)鐘頻率中的一種，從而為設(shè)計(jì)人員提供靈活性，幫助他們滿足設(shè)計(jì)要求，及采用單顆定制器件替代不同系統(tǒng)中的多個(gè)時(shí)鐘。NB3N3020可編程時(shí)鐘乘法器擁有8 MHz至210 MHz的寬輸出頻率范圍。它采用一顆5.0至27 MHz基本模式并行諧振晶體或一顆2.0至210 MHZ LVCMOS單端時(shí)鐘源，產(chǎn)生差分LVPECL輸出和單端LVCMOS輸出，而多種可供選擇的時(shí)鐘輸出頻率是對(duì)輸入時(shí)鐘頻率相乘的結(jié)果。低電平時(shí)，LVCMOS輸出啟用(OE)三態(tài)時(shí)鐘輸出，使系統(tǒng)設(shè)計(jì)人員能夠在其系統(tǒng)中動(dòng)態(tài)地控制時(shí)序狀況。這器件擁有極佳的抖動(dòng)性能，周期抖動(dòng)僅為5皮秒(ps)，從而為電路板設(shè)計(jì)人員提供更高的系統(tǒng)時(shí)序裕量，適合更高頻率的設(shè)計(jì)，具有更高的可靠性。
除了不斷推出新產(chǎn)品，安森美半導(dǎo)體也針對(duì)不同客戶的不同需求進(jìn)行產(chǎn)品定制化。安森美半導(dǎo)體的新一代產(chǎn)品策略是充分利用在專有組件庫(kù)、高速PLL設(shè)計(jì)和微型封裝的技術(shù)優(yōu)勢(shì)，繼續(xù)開(kāi)發(fā)領(lǐng)先業(yè)界的時(shí)鐘產(chǎn)生和支持產(chǎn)品及邏輯轉(zhuǎn)換器，以業(yè)界最完整、抖動(dòng)最低的時(shí)鐘樹(shù)解決方案滿足路由器/交換機(jī)、光網(wǎng)絡(luò)/無(wú)源光網(wǎng)絡(luò)(PON)、DSLAM/集成多工器、工作站CPU和存儲(chǔ)器時(shí)鐘分配、網(wǎng)絡(luò)服務(wù)器、存儲(chǔ)區(qū)域網(wǎng)絡(luò)(主總線適配器卡、網(wǎng)絡(luò)卡)、工作站和服務(wù)器、機(jī)頂盒和數(shù)字電視等應(yīng)用的需求。
