【導讀】電子研發工程師最常采用的EMI/EMC防范措施不外乎是屏蔽、濾波、接地和布線，目前最棘手的就是要保證質量的情況下兼顧速度。工程師們必須在設計初始階段就展開EMI/EMC預測分析和設計，避免在研發后期發生問題，免得事倍功半。本文就介紹在產品設計之初，控制EMI/EMC所應考慮的問題。
電子研發工程師最常采用的EMI/EMC防范措施不外乎是屏蔽、濾波、接地和布線，但是隨著電子系統的集成化，在考慮成本、質量、功能，又要兼顧產品推出速度的要求下，工程師們必須在設計初始階段就展開EMI/EMC預測分析和設計，避免在研發后期發生問題，采取挽救修補措施的被動控制方法，而收到事半功倍的效果。本文就介紹在產品設計之初，控制EMI/EMC所應考慮的問題。
1.PCB板設計
1.1PCB板層數與功能分布
當設計一個電路板時，首先要考慮的是PCB板的層數及信號、電源、地的分布。層數的決定在于功能規格、噪聲抑制、信號種類、走線分布排列、阻抗匹配、有源組件密度、網絡數目等。在PCB層面壓制射頻輻射更勝于在機殼或金屬涂裝于塑料殼上下功夫。
表1顯示的是電路板層數與信號、電源、地的通用分配方式。這些分配方式并非一成不變的，可依功能要求及所須繞線層數（RountingLayers）要求適當修改。須把握的重點是每一個繞線層必定要相鄰一個完整平面。
5
PCB一般都是偶數層，兩層板常用于低于10kHz頻率要求。如果提供多于3個完整平面，即：一個電源兩個地，將最高速clock布線于相鄰groundplane且不相鄰于powerplane，可得最佳之EMI效果。這是PCB上抑制EMI抑制的基本觀念。
1.2電源及接地
高速PCB板設計最重要的考慮就是把電源電壓向各部分電路供電，將噪聲降為最低，它就如同開發一個無干擾電源。一個好的接地其阻抗應該為零，因此可以提供一個好的參考電壓給所有的電路，同時也不會有EMI的產生。實際上，真實的電源網絡中，由于有非零值傳遞延遲的電流存在，所以于其中應該是具有一些有限的阻抗，如電阻、電感、或是電容，它們是分散于整個電路板之中。
在高速PCB板中，另外一個問題是交流信號所產生的交變電磁場，電流流通于一個由導線所圍成的閉回路，它們會使得電路的串音，以及輻射更加的嚴重。分散電源的效能是受到板子上電路的不同電位所決定，設計的目的是盡可能降低電源網絡的阻抗。通常采用有兩種方法解決，分別為利用電源總線以及電源平面。
一般設計者傾向于使用電源總線，是因為它具有合理的成本，故為首選，但是電源總線是與信號線分享整個布局層，以及有許多的電源供應到所有的裝置。通常總線為既長又窄，所以它的阻抗比較大，這就是為什么電流受限制于總線所定義的路徑。由器件所產生的EMI，都是與電源總線上的器件有關聯。
至于電源平面因其充滿了整個布局層，并且電源平面的阻抗是為電源總線一小部分。在電源平面上，因為電流路徑沒有受到限制，所以噪聲電流是分散的。所沿行的路徑阻抗也較低，所以電源平面較電源總線安靜。電源平面的另外一個功能，是于系統中對于所有的信號提供均有一條返回路徑，可以用來限制許多高速噪聲的問題。
在低速時，電流流向最低電阻的路徑，在高速時，在所既給的返回電流路徑的電感是遠低于有效的電阻，高速返回電流是走最低電感的路徑，但此一路徑并非是最低電阻的路徑。此一最低電感返回路徑是被直接的放在一個信號導通器之下，并于返回電流路徑之間有一最小的總回路。電源平面提供給系統中所有的信號一個返回路徑，則電流就可以經由VCC或是接地返回。
1.3終端
路線越短其傳輸延遲也越短，若是導線的長度超過電子上升邊緣長度的1/6，則信號延遲就大于傳輸時間的有效部份，所以信號路線必須被視為是一個傳輸線，一個不適當的終端傳輸線容易造成反射，進而破壞到信號。太短的終端線，會產生一個負的反射以減慢轉換時間，使數據流變慢；而太長的終端線，又會產生正反射其可被解釋為一個多任務信號，由于于此頻率下，具有高阻抗以及傳輸率，故可以與相鄰的路徑線路作有效的耦合。
在線路負載端的信號可以被組合形成環型，以降低系統的速度，它也可能會造成錯誤的時序，甚至于破壞系統的功能。故應該將終端線的終端電阻降低，或是限制于無反射之下，使其電阻值匹配于傳輸線的特性阻抗時才能有效抑制反射。
在平行終端之間并入一個具有負載特性的電阻器可以降低負載阻抗，但是它卻有一個缺點，就是于正電壓態輸出時，有較高的電流，此電流可以通過電源以及接地兩端電阻的使用，予以合理的降低，此兩電阻即是所謂的Thevenin等效應；雖然此一方法是很好，但是因為電阻是介于電源與接地之間，所以需要較大的電源供應電流。
另外一個技巧是并入電阻及電容，電容可使交流短路與直流開路，此一電路可以被參考且視為交流終端。負載終端技術的設計可以限制第一次反射。
另外的一個選擇方法是增加Zs使其等于Zo，并將Zs與電源相串聯，當加入Zs之后，會使電源產生一個新的阻抗Zo。我們也可以考慮同時在電源以及負載端使用終端器，使接收到的一半信號，并降低巨大的反射。在數字電路中，此一技術僅是被使用于連接有接收組件的線路。
手持式裝置會格外注重在印刷電路板上的EMI設計，在大多數情況下電路板的表面安裝組件產生的發射比電路板銅箔線產生的大。流過銅箔線的相同電流必須同樣流過IC，保證銅箔線及其最近的參考基準面之間的面積小于從芯片接腳到電路板并返回器件的電源和接地引腳的電流回路面積，可使芯片發出較銅箔線輻射更大的能量，此外，假如兩條銅箔線等長并載有相同的信號，在物理上位處高于最近實心基準面的銅箔線的輻射會較大。簡單地說，距離基準面越高，輻射越高。
[page]
2.屏蔽措施的采用
對設計工程師而言，采用屏蔽材料是一種有效降低EMI的方法。如今已有多種外殼屏蔽材料得到廣泛使用，從金屬罐、薄金屬片和箔帶到在導電織物或卷帶上噴射涂層及鍍層（如導電漆及鋅線噴涂等）。無論是金屬還是涂有導電層的塑料，一旦設計人員確定作為外殼材料之后，就可著手開始選擇襯墊。
2.1金屬屏蔽效率
只有如金屬和鐵之類導磁率高的材料才能在極低頻率下達到較高屏蔽效率。這些材料的導磁率會隨著頻率增加而降低，另外如果初始磁場較強也會使導磁率降低，還有就是采用機械方法將屏蔽罩作成規定形狀同樣會降低導磁率。綜上所述，選擇用于屏蔽的高導磁性材料非常復雜，通常要向EMI屏蔽材料供貨商以及有關咨詢機構尋求解決方案。
在高頻電場下，采用薄層金屬作為外殼或內襯材料可達到良好的屏蔽效果，但條件是屏蔽必須連續，并將敏感部分完全遮蓋住，沒有缺口或縫隙。然而在實際中要制造一個無接縫及缺口的屏蔽罩是不可能的，由于屏蔽罩要分成多個部分進行制作，因此就會有縫隙需要接合，另外通常還得在屏蔽罩上打孔以便安裝與插卡或裝配組件的聯機。設計屏蔽罩的困難在于制造過程中不可避免會產生孔隙，而且設備運行過程中還會需要用到這些孔隙。制造、面板聯機、通風口、外部監測窗口以及面板安裝組件等都需要在屏蔽罩上打孔，從而大大降低了屏蔽性能。盡管溝槽和縫隙不可避免，但在屏蔽設計中對與電路工作頻率波長有關的溝槽長度作仔細考慮是很有好處的。
2.2屏蔽設計關鍵
設備一般都需要進行屏蔽，這是因為結構本身存在一些槽和縫隙。所需屏蔽可通過一些基本原則確定，但是理論與現實之間還是有差別。例如在計算某個頻率下襯墊的大小和間距時還必須考慮信號的強度，如同在一個設備中使用了多個處理器時的情形，表面處理及墊片設計是保持長期屏蔽以實現EMC性能的關鍵因素。
由于接縫會導致屏蔽罩導通率下降，因此屏蔽效率也會降低。要注意低于截止頻率的輻射其衰減只取決于縫隙的長度直徑比，例如長度直徑比為3時可獲得100dB的衰減。在需要穿孔時，可利用厚屏蔽罩上面小孔的波導特性；另一種實現較高長度直徑比的方法是附加一個小型金屬屏蔽物，如一個大小合適的襯墊。上述原理及其在多縫情況下的推廣構成多孔屏蔽罩設計基礎。
多孔薄型屏蔽層：多孔的例子很多，比如薄金屬片上的通風孔等等，當各孔間距較近時設計上必須要仔細考慮，接縫和接點：電焊、銅焊或錫焊是薄片之間進行永久性固定的常用方式，接合部位金屬表面必須清理干凈，以使接合處能完全用導電的金屬填滿。不建議用螺釘或鉚釘進行固定，因為緊固件之間接合處的低阻接觸狀態不容易長久保持。
導電襯墊的作用是減少接縫或接合處的槽、孔或縫隙，使RF輻射不會散發出去。EMI襯墊是一種導電介質，用于填補屏蔽罩內的空隙并提供連續低阻抗接點。通常EMI襯墊可在兩個導體之間提供一種靈活的連接，使一個導體上的電流傳至另一導體。
封孔EMI襯墊的選用必須考慮一些變量，包括：特定頻率范圍的屏蔽效率、安裝方法和密封強度、與外罩電流兼容性以及對外部環境的抗腐蝕能力、工作溫度范圍、成本，多數商用襯墊都具有足夠的屏蔽性能以使設備滿足EMC標準，關鍵是在屏蔽罩內正確地對墊片進行設計。
2.3屏蔽材料的選擇
目前可用的屏蔽和襯墊產品非常多，包括鈹一銅接頭、金屬網線、嵌入橡膠中的金屬網和定向線、導電橡膠以及具有金屬鍍層的聚氨酯泡沫襯墊等。大多數屏蔽材料制造商都可提供各種襯墊能達到的SE估計值，但要記住SE是個相對數值，還取決于孔隙、襯墊尺寸、襯墊壓縮比以及材料成分等。襯墊有多種形狀，可用于各種特定應用，包括有磨損、滑動以及帶鉸鏈的場合。目前許多襯墊帶有粘膠或在襯墊上面就有固定裝置，如擠壓插入、管腳插入或倒鉤裝置等。
各類襯墊中，涂層泡沫襯墊是最新也是市面上用途最廣的產品之一。這類襯墊可做成多種形狀，厚度大于0.5mm，也可減少厚度以滿足UL燃燒及環境密封標準。還有另一種新型襯墊即環境/EMI混合襯墊，有了它就可以無需再使用單獨的密封材料，從而降低屏蔽罩成本和復雜程度。這些襯墊的外部覆層對紫外線穩定，可防潮、防風、防清洗溶劑，內部涂層則進行金屬化處理并具有較高導電性。最近的另外一項革新是在EMI襯墊上裝了一個塑料夾，同傳統壓制型金屬襯墊相比，它的重量較輕，裝配時間短，而且成本更低，因此更具市場吸引力。
[page]
3.信號通路的考慮
產生EMI需要許多變量的配合，因為EMI是被動組件正常狀態以外所衍生的結果。這些被動組件在高頻的一些行為特性一般稱之為“隱藏之電路”。硬件工程師一般假設這些組件有單一的頻率響應。結果，其根據時域之功能特性來選擇組件，而不管在頻域里的實際表現，很多時候，當設計者彎曲或打破規則時，很多EMI情況就產生了。
一旦了解到這些隱藏行為就很容易可以設計出一個能夠符合要求的產品了。同時也要考慮到主動組件之切換速度所帶來之隱藏行為，其中隱藏著有電感、電容、電阻組件。
當信號傳輸于電路板中的線路時，介于電線之間的串擾是明顯的，在高速設計中只有接地線是不被所有信號所推薦，為確認每一信號都擁有自己的返回路徑以降低串擾源。返回信號電流是依據個別路徑的電感，而流動于所有接地路徑之間。于低電感線路中，會有更多的返回電流，而這些低電感線路被放于靠近信號線之處，但于外部路徑則較少。與傳統的信號傳輸線相比較，傳統信號傳輸線僅有一條信號線，以及電流返回的地線，至于差分信號傳輸方式，則需有兩條信號線以及一條電流返回地線。信號差動所衍生的信號返回電流問題，不僅對于單一信號提供有低阻抗的路徑、并也會限制阻抗。
差分信號的理論相當的簡單，當傳輸兩個信號時，將要傳送的信號加入于第二個信號之后，并使其等于第一個信號的負值，而來自于第一個信號是為正的；來自于第二個信號的返回電流卻是為負的。在接收端比較兩個信號以決定邏輯的極性，比較的過程中，需要一個不屬于本地的參考電壓，接地電壓的移位是介于傳送端與接收端之間，以使每一條線有效的等于不同的兩條線所形成的影響。若接地電壓移位于傳送器與接收器之間，可以使差動接收無效。當有一差分信號經由連接器傳送時，應保持相鄰腳位的連接，在此方法中，返回信號電流路徑將會被覆蓋及取消，也可以將線路緊密結合并移到印刷電路板之上，串音是來自于不同金屬路線，而它們會有著干擾的產生，并進而產生EMI，這些均是產生于任何兩個不平衡的傳輸信號之間，我們稱此不平衡為共模干擾。
若是以雙絞線的電纜來連接差分信號時，可以將傳輸效能改進，在差分信號中包含所有于正、負信號間形成的閉回路的實際返回電流，在絞線對中有一個信號線，以及最接近于返回路徑所緊密絞合，當有一信號傳遞延遲沿著絞線對時，則有一磁場會來自于這不同極性對，來自兩條線的磁場有不同的極性，對于相同距離的磁場極性則決定于最近的線，當這些線互相滾繞，則其磁場極性會反向，所產生的結果，為介于相鄰絞線對的串音是為零，并可確保絞線的電線有相同的方向。
使用絞線對的另一個優點是不同的傳輸時可以降低電磁場的發射，對于個別信號流中的大多數返回電流是在接地線，此是為取消輻射場圖像的方法之一。
在差分方式中，低電壓差分方式信號發送（LVDS）因不依賴電源電壓，在信號產生時可更快更穩定，因此具有相當優勢。
[page]
低振幅的差分信號還可以改善高速狀態下的信號完整性，由于通信界對數據傳輸量的需求增大，更高的頻率和更大的位寬會引起傳輸線路的反射和串擾問題。隨系統負載增加，系統的阻抗特性會改變并引起阻抗不匹配，從而造成傳輸線發送反射信號，這些反射會造成位錯誤或延長系統穩定時間，令速度增加時的時間分配更為困難。如LVDS等差分方式發送信號的技術能通過接受差分線路的共模噪聲而解決這個問題，此外，較低振幅的差分技術可減少反射，因為低電壓振幅能夠限制供應給傳輸線路的能量。
4.電源需要采取的措施
電源設計選擇有助于降低EMI，尤其是濾波器、扼流線圈及控制器頻率的調變組件，都是降低攜帶型設備有害輻射的方法。
電源降低EMI的重要設計問題是切換器的頻率調制。頻率調制可通過在更寬的頻率范圍分散能量而將EMI減至最小。與EMI降低量直接相關的是調制電平和調制速度。頻率調制可以使用經濟的電感器而不是AC輸入扼流線圈，以滿足EMI極限和規范要求。
至于在濾波器方面，可以選擇單節或多節，單節濾波器較小型且便宜，但可能出現電路寄生和組件寄生現象，此外，扼流器也是電源領域的重要考慮因素，電源包含橋式整流輸入濾波器，可吸收寬度相當窄且峰值相對較高的電源頻率電流。差勁模式扼流器的最基本形式可以傳輸電源頻率同時過濾/阻隔高頻傳導發射的一系列電感器。通常，差動模式扼流線圈纏繞在由鐵粉或鐵磁材料制成的螺線管蕊上。共模扼流線圈是設計用于共模EMI濾波器的簡單電感器。這種扼流線圈由兩個繞制相同的繞組構成，以消除差模電流引起的電磁場，環形扼流線圈是減弱輻射最好的扼流線圈之一。圓環是一些環狀成型鐵蕊，帶有穿過環狀中心的線圈。磁場環繞鐵蕊的中央運動，將磁場限制在鐵蕊的內部。
當一個EMI問題發生時，工程師應在邏輯性之分析來探討問題。描述EMI之模式須有三個元素：能量之源頭、被能量干擾之接受者、在源頭與接受者間之耦合路徑。
