1．引言
印制線路板（PCB）是電子產(chǎn)品中電路元件和器件的支撐件，它提供電路元件和器件之間的電氣連接，是各種電子設(shè)備最基本的組成部分，它的性能直接關(guān)系到電子設(shè)備的質(zhì)量或可靠性。隨著電子技術(shù)的發(fā)展，電子設(shè)備的運(yùn)行速度越來越快，其信號上升沿（或下降沿）在亞納秒范圍的數(shù)字電路也越來越普遍。與此同時，電路板上的電子器件密度越來越大，走線越來越窄，不可避免地會引入電磁兼容（EMC）、EMI（電磁騷擾）、信號完整性（SI）、電源完整性（PI）問題。
如果在新產(chǎn)品的研發(fā)過程中，急于求成，沿用原來低頻或低速電路板的設(shè)計經(jīng)驗，產(chǎn)品的穩(wěn)定性或可靠性可能很差，甚至很難實現(xiàn)產(chǎn)品的正常功能。一個拙劣的PCB布局、布線能導(dǎo)致很多的電磁兼容與信號完整性問題，而不是消除這些問題。在很多例子中，就算加上濾波器和元器件也不能解決這些問題。到最后，不得不對整個板子重新布線。
有關(guān)資料顯示，90%的電磁兼容問題是由于電路板的布線和接地不當(dāng)造成的[1]，良好的PCB設(shè)計，既能夠提高電子設(shè)備的抗干擾性能，減小干擾發(fā)射，提高傳輸信號的完整性，并且不增加電路板的生產(chǎn)成本。
高速印制電路板的電磁兼容設(shè)計的目的是使板上各部分電路之間沒有相互干擾，并使PCB對外的傳導(dǎo)發(fā)射和輻射發(fā)射盡可能降低，達(dá)到有關(guān)標(biāo)準(zhǔn)要求，并確保高速信號有較好的信號完整性，以及獲得良好的電源完整性。因此，學(xué)習(xí)和運(yùn)用電磁兼容與信號完整性知識，對于高速印制電路板設(shè)計來說，非常有意義。
在高速印制電路板的電磁兼容設(shè)計中，重點(diǎn)注意周期性時鐘信號、高速信號、混合數(shù)/模電路、高速信號線的信號完整性、供電電源的電源完整性設(shè)計，以及I/O端的接地與濾波設(shè)計。
2．布局設(shè)計
印制電路板上元器件布局不當(dāng)是引發(fā)干擾的重要因素,所以應(yīng)全面考慮電路結(jié)構(gòu),合理布置板上元器件。首先根據(jù)元器件布置需要確定印制電路板的大小和形狀。尺寸過大會使印制導(dǎo)線加長,增加阻抗,降低噪聲容限;尺寸過小不利于散熱,鄰近導(dǎo)線、器件易發(fā)生感應(yīng)。
在板上布置元器件,原則上應(yīng)將輸入輸出部分，分別布置在板的兩極端;電路中相互關(guān)聯(lián)的元器件盡量靠近,以縮短元器件之間連接導(dǎo)線的距離;工作頻率接近或工作電平相差大的元器件應(yīng)相距遠(yuǎn)些,以免相互干擾，例如常用的以單片機(jī)為核心的小型開發(fā)系統(tǒng)電路,在設(shè)計和繪制印制電路板圖時,宜將時鐘發(fā)生器、振蕩器等易產(chǎn)生噪聲的器件相互靠近布置,將有關(guān)邏輯電路部分盡量遠(yuǎn)離一些。同時,考慮印制電路板在柜內(nèi)的安裝方式,最好將ROM、RAM、功率輸出器件及電源等易發(fā)熱元器件布置在板的邊緣或偏上方部位,以利于散熱。
在板上布置邏輯電路,原則上應(yīng)在輸出端附近放置高速電路,例如光電隔離器等,稍遠(yuǎn)處放置低速電路和存儲器等,以便處理公共阻抗耦合、輻射和串?dāng)_等問題;在輸入輸出端放置緩沖器,用于板間信號傳送,可有效防止噪聲干擾。
電子設(shè)備中數(shù)字電路、模擬電路以及電源電路的元件布局和布線其特點(diǎn)各不相同，它們產(chǎn)生的干擾以及抑制干擾的方法不相同。
此外高頻、低頻電路由于頻率不同，其干擾以及抑制干擾的方法也不相同。
所以在元件布局時，應(yīng)該將數(shù)字電路、模擬電路以及電源電路分別放置，將高頻電路與低頻電路分開。
有條件的應(yīng)使之各自隔離或單獨(dú)做成一塊電路板。此外，布局中還應(yīng)特別注意強(qiáng)、弱信號的器件分布及信號傳輸方向途徑等問題。
板上裝有高壓、大功率器件時,與低壓、小功率器件應(yīng)保持一定間距,盡量分開布線。
在印制板布置高速、中速和低速邏輯電路時，應(yīng)按照下圖所示的方式排列元器件。
圖1
在元器件布置方面與其它邏輯電路一樣，應(yīng)把相互有關(guān)的器件盡量放得靠近些，這樣可以獲得較好的抗噪聲效果與信號完整性。元件在印刷線路板上排列的位置要充分考慮EMC與SI問題。
原則之一是各部件之間的引線要盡量短。在布局上，要把模擬信號部分，高速數(shù)字電路部分，噪聲源部分（如繼電器，大電流開關(guān)等）這三部分合理地分開，使相互間的信號耦合為最小，如上圖所示。
時鐘發(fā)生器、晶振和CPU的時鐘輸入端都易產(chǎn)生噪聲，要相互靠近些。易產(chǎn)生噪聲的器件、小電流電路、大電流電路等應(yīng)盡量遠(yuǎn)離邏輯電路。如有可能，應(yīng)另做電路板，這一點(diǎn)十分重要。
下一頁：特殊元件放置和PCB元器件通用布局要求
[page]
2.1 特殊元件放置注意原則
（1）盡可能縮短高頻元器件之間的連線，設(shè)法減少它們的分布參數(shù)和相互間的電磁干擾。易受干擾的元器件不能相互挨得太近，輸入和輸出元件應(yīng)盡量遠(yuǎn)離。
（2）某些元器件或?qū)Ь€之間可能有較高的電位差，應(yīng)加大它們之間的距離，以免放電引出意外短路。帶高電壓的元器件應(yīng)盡量布置在調(diào)試時手不易觸及的地方。
（3）重量超過15g的元器件、應(yīng)當(dāng)用支架加以固定，然后焊接。那些又大又重、發(fā)熱量多的元器件，不宜裝在印制板上，而應(yīng)裝在整機(jī)的機(jī)箱底板上，且應(yīng)考慮散熱問題。熱敏元件應(yīng)遠(yuǎn)離大功率、大電流等發(fā)熱元件。
2.2 功能分區(qū)
（1）按照電路的流向安排各個功能電路單元的位置，使布局便于信號流通，并使信號盡可能保持一致的方向。
（2）以每個功能電路的核心元件為中心，圍繞它來進(jìn)行布局。元器件應(yīng)均勻、整齊、緊湊地排列在PCB上，盡量減少和縮短各元器件之間的引線和連接。
2.3 PCB元器件通用布局要求
電路元件和信號通路的布局必須最大限度地減少無用信號的相互耦合：
（1）低電子信號通道不能靠近高電平信號通道和無濾波的電源線，包括能產(chǎn)生瞬態(tài)過程的電路。
（2）將低電平的模擬電路和數(shù)字電路分開，避免模擬電路、數(shù)字電路和電源公共回線產(chǎn)生公共阻抗耦合。
（3）高、中、低速邏輯電路在PCB上要用不同區(qū)域。
（4）使得信號線長度最小。
（5）保證相鄰板之間、同一板相鄰層面之間、同一層面相鄰布線之間不能有過長的平行信號線。
（6）電磁干擾（EMI）濾波器要盡可能靠近EMI源，并放在同一塊線路板上。
（7）DC/DC變換器、開關(guān)元件和整流器應(yīng)盡可能靠近變壓器放置，以使其導(dǎo)線長度最小。
（8）盡可能靠近整流二極管放置調(diào)壓元件和濾波電容器。
（9）印制板按頻率和電流開關(guān)特性分區(qū)，噪聲元件與非噪聲元件要距離再遠(yuǎn)一些。
（10）對噪聲敏感的布線不要與大電流，高速開關(guān)線平行。
3．布線
下一頁：走線的高頻特性和分割
[page]
3.1 走線的高頻特性
PCB上的走線是有阻抗、電容和電感特性的。
在高頻情況下，印刷線路板上的走線、過孔、電阻、電容、接插件的分布電感與電容等不可忽略。電容的分布電感不可忽略，電感的分布電容不可忽略。電阻會產(chǎn)生對高頻信號的反射和吸收。走線的分布電容也會起作用。當(dāng)走線長度大于噪聲頻率相應(yīng)波長的1/20時，就產(chǎn)生天線效應(yīng)，噪聲通過走線向外發(fā)射。
印刷線路板的過孔大約引起0.5pF的電容。一個集成電路本身的封裝材料引入2~6pF電容。一個線路板上的接插件，有520nH的分布電感。一個雙列直插的24引腳集成電路插座，引入4~18nH的分布電感。
這些小的分布參數(shù)對于運(yùn)行在較低頻率下的微控制器系統(tǒng)是可以忽略不計的，但對于高速系統(tǒng)必須予以特別注意。
避免PCB走線分布參數(shù)影響的措拖如下：
（1）增大走線的間距以減少電容耦合的串?dāng)_，遵循3W原則；
（2）平行地布電源線和地線以使PCB電容達(dá)到最佳；
（3）將敏感的高頻線布在遠(yuǎn)離高噪聲電源線的地方以減少相互之間的耦合；
（4）加寬電源線和地線以減少電源線和地線的阻抗。
3.2 分割
分割是指用物理上的分割來減少不同類型線之間的耦合，尤其是通過電源線和地線的耦合。
圖2給出了用分割技術(shù)將4個不同類型的電路分割開的例子。在地線面，非金屬的溝用來隔離四個地線面。L和C作為板子上的每一部分的過濾器，減少不同電路電源面間的耦合。
高速數(shù)字電路由于其更高的瞬時功率需求而要求放在靠近電源入口處。接口電路可能會需要抗靜電放電（ESD）和暫態(tài)抑制的器件或電路來提高其電磁抗擾性，應(yīng)獨(dú)立分割區(qū)域。對于L和C來說，最好不同分割區(qū)域使用各自的L和C，而不是用一個大的L和C，因為這樣它便可以為不同的電路提供不同的濾波特性。
圖2 PCB地線分割
下一頁：布線分離和反射干擾抑制
[page]
3.3 基準(zhǔn)面的射頻電流抑制
不管是對多層PCB的基準(zhǔn)接地層還是單層PCB的地線，電流的路徑總是從負(fù)載回到電源。返回通路的阻抗越低，PCB的電磁兼容性能越好。由于流動在負(fù)載和電源之間的射頻電流的影響，長的返回通路將在彼此之間產(chǎn)生射頻耦合，因此返回通路應(yīng)當(dāng)盡可能的短，環(huán)路區(qū)域應(yīng)當(dāng)盡可能的小。
3.4 布線分離
布線分離的作用是將PCB同一層內(nèi)相鄰線路之間的串?dāng)_和噪聲耦合最小化。
所有的信號（時鐘，視頻，音頻，復(fù)位等等）在線與線、邊沿到邊沿間應(yīng)在空間上遠(yuǎn)離。為了進(jìn)一步的減小電磁耦合，將基準(zhǔn)地布放在關(guān)鍵信號附近或之間以隔離其他信號線上產(chǎn)生的或信號線相互之間產(chǎn)生的耦合噪聲。
3.5 電源線設(shè)計
根據(jù)印制線路板電流的大小，盡量加粗電源線寬度，減少環(huán)路電阻。同時、使電源線、地線的走向和數(shù)據(jù)傳遞的方向一致，這樣有助于增強(qiáng)抗噪聲能力。
3.6 反射干擾抑制
為了抑制出現(xiàn)在印制線終端的反射干擾，除了特殊需要之外，應(yīng)盡可能縮短印制線的長度和采用慢速電路。
必要時可加終端匹配。終端匹配方法比較多，常見終端匹配方法見圖3所示。根據(jù)經(jīng)驗，對一般速度較快的TTL電路，其印制線條長于10cm以上時就應(yīng)采用終端匹配措施。匹配電阻的阻值應(yīng)根據(jù)集成電路的輸
出驅(qū)動電流及吸收電流的最大值來決定。時鐘信號較多采用串聯(lián)匹配，見圖4所示。
圖3：常用終端匹配方法
圖4：時鐘信號的匹配
下一頁：保護(hù)與分流線路、去耦
[pege]
3.7 保護(hù)與分流線路
在時鐘電路中，局部去耦電容對于減少沿著電源干線的噪聲傳播有著非常重要的作用。但是時鐘線同樣需要保護(hù)以免受其他電磁干擾源的干擾，否則，受擾時鐘信號將在電路的其他地方引起問題。
設(shè)置分流和保護(hù)線路是對關(guān)鍵信號（比如：對在一個充滿噪聲的環(huán)境中的系統(tǒng)時鐘信號）進(jìn)行隔離和保護(hù)的非常有效的方法。PCB內(nèi)的分流或者保護(hù)線路是沿著關(guān)鍵信號的線路兩邊布放隔離保護(hù)線。保護(hù)線路不僅隔離了由其他信號線上產(chǎn)生的耦合磁通，而且也將關(guān)鍵信號從與其他信號線的耦合中隔離開來。
分流線路和保護(hù)線路之間的不同之處在于分流線路不必兩端端接（與地連接），但是保護(hù)線路的兩端都必須連接到地。為了進(jìn)一步的減少耦合，多層PCB中的保護(hù)線路可以每隔一段就加上到地的通路。
3.8 去耦
在直流電源回路中，負(fù)載的變化會引起電源噪聲。例如在數(shù)字電路中，當(dāng)電路從一個狀態(tài)轉(zhuǎn)換為另一種狀態(tài)時，就會在電源線上產(chǎn)生一個很大的尖峰電流，形成瞬變的噪聲電壓。局部去耦能夠減少沿著電源干線的噪聲傳播。連接著電源輸入口與PCB之間的大容量旁路電容起著一個低頻騷擾濾波器的作用，同時作為一個電能貯存器以滿足突發(fā)的功率需求。此外，在每個IC的電源和地之間都應(yīng)當(dāng)有去耦電容，這些去耦電容應(yīng)該盡可能的接近IC引腳，這將有助于濾除IC的開關(guān)噪聲。
配置去耦電容可以抑制因負(fù)載變化而產(chǎn)生的噪聲，是印制線路板的可靠性設(shè)計的一種常規(guī)做法，配置原則如下：
（1）電源輸入端跨接10~100μF的電解電容器。如有可能，接100μF以上的更好。
（2）原則上每個集成電路芯片都應(yīng)布置一個0.01μF的瓷片電容，如遇印制板空隙不夠，可每4~8個芯片布置一個1~10μF的鉭電容。這種器件的高頻阻抗特別小，在500kHz～20MHz范圍內(nèi)阻抗小于1Ω，而且漏電流很小（0.5μA以下）。最好不用電解電容，電解電容是兩層溥膜卷起來的，這種結(jié)構(gòu)在高頻時表現(xiàn)為電感。
（3）對于抗噪能力弱、關(guān)斷時電源變化大的器件，如RAM、ROM存儲器件，應(yīng)在芯片的電源線和地線之間直接接入高頻退耦電容。
（4）電容引線不能太長，尤其是高頻旁路電容不能有引線。
去耦電容值的選取并不嚴(yán)格，可按C=1/f計算：即10MHz取0.1μF。對微控制器構(gòu)成的系統(tǒng)，取0.1~0.01μF之間都可以。好的高頻去耦電容可以去除高到1GHz的高頻成份。陶瓷片電容或多層陶瓷電容的高頻特性較好。
此外，還應(yīng)注意以下兩點(diǎn)：
（1）在印制板中有接觸器、繼電器、按鈕等元件時．操作它們時均會產(chǎn)生較大火花放電，必須采用RC吸收電路來吸收放電電流。一般R取1~2kΩ，C取2.2~4.7μF。
（2） CMOS的輸入阻抗很高，且易受感應(yīng)，因此在使用時對不用端要通過電阻接地或接正電源。
3.9 布線技術(shù)：
下一頁：十大布線技術(shù)
[page]
3.9.1 過孔
過孔一般被使用在多層印制線路板中。
當(dāng)是高速信號時，過孔產(chǎn)生1到4nH的電感和0.3到0.5pF的電容。因此，當(dāng)鋪設(shè)高速信號通道時，過孔應(yīng)該被保持絕對的最少。對于高速的并行線（如地址和數(shù)據(jù)線），如果層的改變是不可避免，應(yīng)該確保每根信號線的過孔數(shù)一樣。
3.9.2 45度角的路徑
與過孔相似，直角的轉(zhuǎn)彎路徑應(yīng)該被避免，因為它在內(nèi)部的邊緣能產(chǎn)生集中的電場。該場能耦合較強(qiáng)噪聲到相鄰路徑，因此，當(dāng)轉(zhuǎn)動路徑時全部的直角路徑應(yīng)該采用45度。圖5是45度路徑的一般規(guī)則。
3.9.3 短截線
如圖 6所示短截線會產(chǎn)生反射，同時也潛在增加輻射天線的可能。雖然短截線長度可能不是任何系統(tǒng)已知信號波長的四分之一整數(shù)，但是附帶的輻射可能在短截線上產(chǎn)生振蕩。因此，避免在傳送高頻率和敏感的信號路徑上使用短截線。
3.9.4 樹型信號線排列
雖然樹型排列適用于多個PCB印制線路板的地線連接，但它帶有能產(chǎn)生多個短截線的信號路徑。因此，應(yīng)該避免用樹型排列高速和敏感的信號線。
3.9.5 輻射型信號線排列
輻射型信號排列通常有最短的路徑，以及產(chǎn)生從源點(diǎn)到接收器的最小延遲，但是這也能產(chǎn)生多個反射和輻射干擾，所以應(yīng)該避免用輻射型排列高速和敏感信號線。
3.9.6 不變的路徑寬度
信號路徑的寬度從驅(qū)動到負(fù)載應(yīng)該是常數(shù)。改變路徑寬度時路徑阻抗（電阻，電感，和電容）會產(chǎn)生改變，從而產(chǎn)生反射和造成線路阻抗不平衡。所以最好保持路徑寬度不變。
3.9.7 洞和過孔密集
經(jīng)過電源和地層的過孔的密集會在接近過孔的地方產(chǎn)生局部化的阻抗差異。這個區(qū)域不僅成為信號活動的“熱點(diǎn)”，而且供電面在這點(diǎn)是高阻，影響射頻電流傳遞。
3.9.8 切分孔隙
與洞和過孔密集相同，電源層或地線層切分孔隙（即長洞或?qū)捦ǖ溃陔娫磳雍偷貙臃秶鷥?nèi)產(chǎn)生不一致的區(qū)域，就像絕緣層一樣減少他們的效力，也局部性地增加了電源層和地層的阻抗。
3.9.9 接地金屬化填充區(qū)
所有的金屬化填充區(qū)應(yīng)該被連接到地，否則，這些大的金屬區(qū)域能充當(dāng)輻射天線。
3.9.10 最小化環(huán)面積
保持信號路徑和它的地返回線緊靠在一起將有助于最小化地環(huán)，因而，也避免了潛在的天線環(huán)。對于高速單端信號，有時如果信號路徑?jīng)]有沿著低阻的地層走，地線回路可能也必須沿著信號路徑流動來布置。
3.10 其它布線策略：
下一頁：布線注意事項
[page]
采用平行走線可以減少導(dǎo)線電感，但導(dǎo)線之間的互感和分布電容會增加，如果布局允許，電源線和地線最好采用井字形網(wǎng)狀布線結(jié)構(gòu)，具體做法是印制板的一面橫向布線，另一面縱向布線，然后在交叉孔處用金屬化孔相連。
為了抑制印制板導(dǎo)線之間的串?dāng)_，在設(shè)計布線時應(yīng)盡量避免長距離的平行走線，盡可能拉開線與線之間的距離，信號線與地線及電源線盡可能不交叉。在一些對干擾十分敏感的信號線之間設(shè)置一根接地的印制線，可以有效地抑制串?dāng)_。
3.10.1 布線注意事項
為了避免高頻信號通過印制導(dǎo)線時產(chǎn)生的電磁輻射，在印制線路板布線時， 需注意以下幾點(diǎn)：
(1) 布線盡可能把同一輸出電流而方向相反的信號利用平行布局方式來消除磁場干擾。
(2) 盡量減少印制導(dǎo)線的不連續(xù)性，例如導(dǎo)線寬度不要突變，導(dǎo)線的拐角應(yīng)大于90度，禁止環(huán)狀走線等。
(3) 時鐘信號引線最容易產(chǎn)生電磁輻射干擾，走線時應(yīng)與地線回路相靠近。
(4) 總線驅(qū)動器應(yīng)緊挨其欲驅(qū)動的總線。對于那些離開印制線路板的引線，驅(qū)動器應(yīng)緊緊挨著連接器。
(5) 由于瞬變電流在印制線條上所產(chǎn)生的沖擊干擾主要是由印制導(dǎo)線的電感成分造成的，因此應(yīng)盡量減小印制導(dǎo)線的電感量。印制導(dǎo)線的電感量與其長度成正比，與其寬度成反比，因而短而精的導(dǎo)線對抑制干擾是有利的。時鐘引線、行驅(qū)動器或總線驅(qū)動器的信號線常常載有大的瞬變電流，印制導(dǎo)線要盡可能短。對于分立元件電路，印制導(dǎo)線寬度在1.5mm左右時，即可完全滿足要求；對于集成電路，印制導(dǎo)線寬度可在0.2～1.0mm之間選擇。
(6) 發(fā)熱元件周圍或大電流通過的引線盡量避免使用大面積銅箔，否則，長時間受熱時，易發(fā)生銅箔膨脹和脫落現(xiàn)象。必須用大面積銅箔時，最好用柵格狀，這樣有利于排除銅箔與基板間粘合劑受熱產(chǎn)生的揮發(fā)性氣體。
(7) 焊盤中心孔要比器件引線直徑稍大一些。焊盤太大易形成虛焊。焊盤外徑D一般不小于(d+1.2) mm，其中d為引線孔徑。對高密度的數(shù)字電路，焊盤最小直徑可取(d+1.0)mm。
3.10.2 印刷線路板的布線還要注意以下問題：
(1) 專用零伏線，電源線的走線寬度≥1mm；
(2) 電源線和地線盡可能靠近，以便使分布線電流達(dá)到均衡；
(3) 要為模擬電路專門提供一根零伏線；
(4) 為減少線間串?dāng)_，必要時可增加印刷線條間距離；
(5) 有意安插一些零伏線作為線間隔離；
(6) 印刷電路的插頭也要多安排一些零伏線作為線間隔離；
(7) 特別注意電流流通中的導(dǎo)線環(huán)路尺寸；
(8) 如有可能，在控制線（于印刷板上）的入口處加接R-C濾波器去耦，以便消除傳輸中可能出現(xiàn)的干
擾因素。
下頁內(nèi)容：PCB布線通用規(guī)則
[page]
3.11 PCB布線通用規(guī)則：
在設(shè)計印制線路板時，應(yīng)注意以下幾點(diǎn)：
(1) 從減小輻射騷擾的角度出發(fā)，應(yīng)盡量選用多層板，內(nèi)層分別作電源層、地線層，用以降低供電線路阻抗，抑制公共阻抗噪聲，對信號線形成均勻的接地面，加大信號線和接地面間的分布電容，抑制其向空間
輻射的能力。
(2) 電源線、地線、印制板走線對高頻信號應(yīng)保持低阻抗。在頻率很高的情況下，電源線、地線、或印制板走線都會成為接收與發(fā)射騷擾的小天線。降低這種騷擾的方法除了加濾波電容外，更值得重視的是減小電源線、地線及其他印制板走線本身的高頻阻抗。因此，各種印制板走線要短而粗，線條要均勻。
(3) 電源線、地線及印制導(dǎo)線在印制板上的排列要恰當(dāng)，盡量做到短而直，以減小信號線與回線之間所形成的環(huán)路面積。
(4) 時鐘發(fā)生器盡量靠近到用該時鐘的器件。
(5) 石英晶體振蕩器外殼要接地。
(6) 用地線將時鐘區(qū)圈起來，時鐘線盡量短。
(7) 印制板盡量使用45°折線而不用90°折線布線以減小高頻信號對外的發(fā)射與耦合。
(8) 單面板和雙面板用單點(diǎn)接電源和單點(diǎn)接地；電源線、地線盡量粗。
(9) I/O驅(qū)動電路盡量靠近印刷板邊的接插件，讓其盡快離開印刷板。
(10) 關(guān)鍵的線要盡量粗，并在兩邊加上保護(hù)地。高速線要短而直。
(11) 元件引腳盡量短，去耦電容引腳盡量短，去耦電容最好使用無引線的貼片電容。
(12) 對A/D類器件，數(shù)字部分與模擬部分地線寧可統(tǒng)一也不要交叉。
(13) 時鐘、總線、片選信號要遠(yuǎn)離I/O線和接插件。
(14) 模擬電壓輸入線、參考電壓端要盡量遠(yuǎn)離數(shù)字電路信號線，特別是時鐘。
(15) 時鐘線垂直于I/O線比平行I/O線干擾小，時鐘元件引腳需遠(yuǎn)離I/O電纜。
(16) 石英晶體下面以及對噪聲敏感的器件下面不要走線。
(17) 弱信號電路，低頻電路周圍不要形成電流環(huán)路。
(18) 任何信號都不要形成環(huán)路，如不可避免，讓環(huán)路區(qū)盡量小。
下頁內(nèi)容：去耦電容走線實例分析
[page]
3.12 去耦電容走線實例分析
減少高速電路或芯片噪聲干擾的一個重點(diǎn)就是旁路電容，電容的走線設(shè)計關(guān)系到其實際的去耦效果[2]，實例如下：
（1）VCC和GND通向電源，噪聲電流未經(jīng)過去耦電容，去耦電容不起作用。
（2）GND將噪聲導(dǎo)入系統(tǒng)GND中，噪聲電流部分通過去耦電容，去耦電容效果微弱。
（3）GND將噪聲導(dǎo)入系統(tǒng)GND中，噪聲電流部分通過去耦電容，去耦電容效果微弱
（4）VCC和GND通向電源，噪聲未經(jīng)過去耦電容，去耦電容不起效果
（5）GND未短接入去耦電容，在GND與去耦電容之間存在高頻阻抗，去耦電容效果較差。
（6）去耦電容被正確連接到CPU和電源，高頻干頻電流將經(jīng)由去耦電容，去耦效果最好。
下頁內(nèi)容：PCB板的地線設(shè)計
[page]
4．PCB板的地線設(shè)計
在電子設(shè)備中，接地是控制干擾的重要方法。如能將接地和屏蔽正確結(jié)合起來使用，可解決大部分干擾問題。電子設(shè)備中地線結(jié)構(gòu)大致有系統(tǒng)地、機(jī)殼地（屏蔽地）、數(shù)字地（邏輯地）和模擬地等。
在 PCB板的地線設(shè)計中，接地技術(shù)既應(yīng)用于多層PCB，也應(yīng)用于單層PCB。接地技術(shù)的目標(biāo)是最小化接地阻抗，從此減少從電路返回到電源之間的接地回路的電勢。
(1) 正確選擇單點(diǎn)接地與多點(diǎn)接地
在低頻電路中，信號的工作頻率小于1MHz，它的布線和器件間的電感影響較小，而接地電路形成的環(huán)流對干擾影響較大，因而應(yīng)采用一點(diǎn)接地。當(dāng)信號工作頻率大于10MHz時，地線阻抗變得很大，此時應(yīng)盡量降低地線阻抗，應(yīng)采用就近多點(diǎn)接地。當(dāng)工作頻率在1~10MHz時，如果采用一點(diǎn)接地，其地線長度不應(yīng)超過波長的1/20，否則應(yīng)采用多點(diǎn)接地法。高頻電路宜采用多點(diǎn)串聯(lián)接地，地線應(yīng)短而粗，高頻元件周圍盡量布置柵格狀大面積接地銅箔。
(2) 將數(shù)字電路與模擬電路分開
電路板上既有高速邏輯電路，又有線性電路，應(yīng)使它們盡量分開，而兩者的地線不要相混，分別與電源端地線相連。要盡量加大線性電路的接地面積。
(3) 盡量加粗接地線
若接地線很細(xì)，接地電位則隨電流的變化而變化，致使電子設(shè)備的定時信號電平不穩(wěn)，抗噪聲性能變壞。因此應(yīng)將接地線盡量加粗，使它能通過三倍于印制線路板的允許電流。如有可能，接地線的寬度應(yīng)大于3mm。
(4) 將接地線構(gòu)成閉環(huán)路
設(shè)計只由數(shù)字電路組成的印制線路板的地線系統(tǒng)時，將接地線做成閉環(huán)路可以明顯的提高抗噪聲能力。其原因在于：印制線路板上有很多集成電路元件，尤其遇有耗電多的元件時，因受接地線粗細(xì)的限制，會在地結(jié)上產(chǎn)生較大的電位差，引起抗噪聲能力下降，若將接地結(jié)構(gòu)成環(huán)路，則會縮小電位差值，提高電子設(shè)備的抗噪聲能力。
(5) 當(dāng)采用多層線路板設(shè)計時，可將其中一層作為“全地平面”，這樣可減少接地阻抗，同時又起到屏蔽作用。我們常常在印制板周邊布一圈寬的地線，也是起著同樣的作用。
(6) 單層PCB的接地線
在單層（單面）PCB中，接地線的寬度應(yīng)盡可能的寬，且至少應(yīng)為1.5mm(60mil)。由于在單層PCB上無法實現(xiàn)星形布線，因此跳線和地線寬度的改變應(yīng)當(dāng)保持為最低，否則將引起線路阻抗與電感的變化。
(7) 雙層PCB的接地線
在雙層（雙面）PCB中，對于數(shù)字電路優(yōu)先使用地線柵格/點(diǎn)陣布線，這種布線方式可以減少接地阻抗、接地回路和信號環(huán)路。像在單層PCB中那樣，地線和電源線的寬度最少應(yīng)為1.5mm。另外的一種布局是將接地層放在一邊，信號和電源線放于另一邊。在這種布置方式中將進(jìn)一步減少接地回路和阻抗。此時，去耦電容可以放置在距離IC供電線和接地層之間盡可能近的地方。
(8) PCB電容
在多層板上，由分離電源面和地面的絕緣薄層產(chǎn)生了PCB電容。在單層板上，電源線和地線的平行布放__也將存在這種電容效應(yīng)。PCB電容的一個優(yōu)點(diǎn)是它具有非常高的頻率響應(yīng)和均勻的分布在整個面或整條線上的低串連電感，它等效于一個均勻分布在整個板上的去耦電容。沒有任何一個單獨(dú)的分立元件具有這個特性。
(9) 高速電路與低速電路
布放高速電路和元件時應(yīng)使其更接近接地面，而低速電路和元件應(yīng)使其接近電源面。
(10) 地的銅填充
在某些模擬電路中，沒有用到的電路板區(qū)域是由一個大的接地面來覆蓋，以此提供屏蔽和增加去耦能力。但是假如這片銅區(qū)是懸空的（比如它沒有和地連接），那么它可能表現(xiàn)為一個天線，并將導(dǎo)致電磁兼容問題。
(11) 多層PCB中的接地面和電源面
在多層PCB中，推薦把電源面和接地面盡可能近的放置在相鄰的層中，以便在整個板上產(chǎn)生一個大的PCB電容。速度最快的關(guān)鍵信號應(yīng)當(dāng)臨近接地面的一邊，非關(guān)鍵信號則布置靠近電源面。
(12) 電源要求
當(dāng)電路需要不止一個電源供給時，采用接地將每個電源分離開。但是在單層PCB中多點(diǎn)接地是不可能的。一種解決方法是把從一個電源中引出的電源線和地線同其他的電源線和地線分隔開，這同樣有助于避免電源之間的噪聲耦合。
下頁內(nèi)容：模擬數(shù)字混合線路板的設(shè)計
[page]
5．模擬數(shù)字混合線路板的設(shè)計
如何降低數(shù)字信號和模擬信號間的相互干擾呢？有兩個基本原則：第一個原則是盡可能減小電流環(huán)路的面積；第二個原則是系統(tǒng)只采用一個參考面。相反，如果系統(tǒng)存在兩個參考面，就可能形成一個偶極天線(注：小型偶極天線的輻射大小與線的長度、流過的電流大小以及頻率成正比)；而如果信號不能通過盡可能小的環(huán)路返回，就可能形成一個大的環(huán)狀天線(注：小型環(huán)狀天線的輻射大小與環(huán)路面積、流過環(huán)路的電流大小以及頻率的平方成正比)。
在設(shè)計中要盡可能避免這兩種情況。
有人建議將混合信號電路板上的數(shù)字地和模擬地分割開，這樣能實現(xiàn)數(shù)字地和模擬地之間的隔離。盡管這種方法可行，但是存在很多潛在的問題，在復(fù)雜的大型系統(tǒng)中問題尤其突出。最關(guān)鍵的問題是不能跨越分割間隙布線，一旦跨越了分割間隙布線，電磁輻射和信號串?dāng)_都會急劇增加。在PCB設(shè)計中最常見的問題就是信號線跨越分割地或電源而產(chǎn)生EMI問題。
了解電流回流到地的路徑和方式是優(yōu)化混合信號電路板設(shè)計的關(guān)鍵。許多設(shè)計工程師僅僅考慮信號電流從哪兒流過，而忽略了電流的具體路徑。如果必須對地線層進(jìn)行分割，而且必須通過分割之間的間隙布線，可以先在被分割的地之間進(jìn)行單點(diǎn)連接，形成兩個地之間的連接橋，然后通過該連接橋布線。這樣，在每一個信號線的下方都能夠提供一個直接的電流回流路徑，從而使形成的環(huán)路面積很小。
采用光隔離器件或變壓器也能實現(xiàn)信號跨越分割間隙。對于前者，跨越分割間隙的是光信號；在采用變壓器的情況下，跨越分割間隙的是磁場。還有一種可行的辦法是采用差分信號：信號從一條線流入從另外一條信號線返回，這種情況下，不需要地作為回流路徑。
在實際工作中一般傾向于使用統(tǒng)一地，將PCB分區(qū)為模擬部分和數(shù)字部分。模擬信號在電路板所有層的模擬區(qū)內(nèi)布線，而數(shù)字信號在數(shù)字電路區(qū)內(nèi)布線。在這種情況下，數(shù)字信號返回電流不會流入到模擬信號的地。只有將數(shù)字信號布線在電路板的模擬部分之上或者將模擬信號布線在電路板的數(shù)字部分之上時，才會出現(xiàn)數(shù)字信號對模擬信號的干擾。出現(xiàn)這種問題并不是因為沒有分割地，真正原因是數(shù)字信號布線不適當(dāng)。
在將A/D轉(zhuǎn)換器的模擬地和數(shù)字地管腳連接在一起時，大多數(shù)的A/D轉(zhuǎn)換器廠商會建議：將AGND和DGND管腳通過最短的引線連接到同一個低阻抗的地上。如果系統(tǒng)僅有一個A/D轉(zhuǎn)換器，上面的問題就很容易解決。
將地分割開，在A/D轉(zhuǎn)換器下面把模擬地和數(shù)字地部分連接在一起。采取該方法時，必須保證兩個地之間的連接橋?qū)挾扰cIC等寬，并且任何信號線都不能跨越分割間隙。如果系統(tǒng)中A/D轉(zhuǎn)換器較多，例如10個A/D轉(zhuǎn)換器怎樣連接呢？如果在每一個A/D轉(zhuǎn)換器的下面都將模擬地和數(shù)字地連接在一起，則產(chǎn)生多點(diǎn)相連，模擬地和數(shù)字地之間的隔離就毫無意義。而如果不這樣連接，就違反了廠商的要求。
最好的辦法是開始時就用統(tǒng)一地。將統(tǒng)一的地分為模擬部分和數(shù)字部分。這樣的布局布線既滿足了IC器件廠商對模擬地和數(shù)字地管腳低阻抗連接的要求，同時又不會形成環(huán)路天線或偶極天線而產(chǎn)生EMC問題。
混合信號PCB設(shè)計是一個復(fù)雜的過程，設(shè)計過程要注意以下幾點(diǎn)：
(1) PCB分區(qū)為獨(dú)立的模擬部分和數(shù)字部分。
(2) 合適的元器件布局。
(3) A/D轉(zhuǎn)換器跨分區(qū)放置。
(4) 不要對地進(jìn)行分割。在電路板的模擬部分和數(shù)字部分下面敷設(shè)統(tǒng)一地。
(5) 在電路板的所有層中，數(shù)字信號只能在電路板的數(shù)字部分布線；模擬信號只能在電路板的模擬部分布線。
(6) 實現(xiàn)模擬和數(shù)字電源分割。
(7) 布線不能跨越分割電源面之間的間隙。
(8) 必須跨越分割電源之間間隙的信號線要位于緊鄰大面積地的布線層上。
(9) 分析返回地電流實際流過的路徑和方式。
(10) 采用正確的布線規(guī)則。
下頁內(nèi)容：PCB設(shè)計時的電路措施
[page]
6．PCB設(shè)計時的電路措施
在設(shè)計電子線路時，比較多考慮的是產(chǎn)品的實際性能，而不會太多考慮產(chǎn)品的電磁兼容特性和電磁騷擾的抑制及電磁抗干擾特性。用這樣的電路原理圖進(jìn)行PCB的排板時為達(dá)到電磁兼容的目的，必須采取必要的電路措施，即在其電路原理圖的基礎(chǔ)上增加必要的附加電路，以提高其產(chǎn)品的電磁兼容性能。實際PCB設(shè)計中可采用以下電路措施：
（1）可用在PCB走線上串接一個電阻的辦法，降低控制信號線上下沿跳變速率。
（2）盡量為繼電器等提供某種形式的阻尼（高頻電容、反向二極管等）。
（3）對進(jìn)入印制板的信號要加濾波，從高噪聲區(qū)到低噪聲區(qū)的信號也要加濾波，同時用串終端電阻的辦法，減小信號反射。
（4）MCU無用端要通過相應(yīng)的匹配電阻接電源或接地。或定義成輸出端，集成電路上該接電源、地的端都要接，不要懸空。
（5）閑置不用的門電路輸入端不要懸空，而是通過相應(yīng)的匹配電阻接電源或接地。閑置不用的運(yùn)放正輸入端接地，負(fù)輸入端接輸出端。
（6）為每個集成電路設(shè)一個高頻去耦電容。每個電解電容邊上都要加一個小的高頻旁路電容。
（7）用大容量的鉭電容或聚酯電容而不用電解電容作電路板上的充放電儲能電容。使用管狀電容時，外殼要接地。
7．結(jié)束語
印制線路板是電子產(chǎn)品最基本的部件，也是絕大部分電子元器件的載體。當(dāng)一個產(chǎn)品的印制線路板設(shè)計完成后，可以說其核心電路的騷擾和抗擾特性就基本已經(jīng)確定下來了，要想再提高其電磁兼容特性，就只能通過接口電路的濾波和外殼的屏蔽來“圍追堵截”了，這樣不但大大增加了產(chǎn)品的后續(xù)成本，也增加了產(chǎn)品的復(fù)雜程度，降低了產(chǎn)品的可靠性。可以說一個好的印制線路板可以解決大部分的電磁騷擾問題，只要同時在接口電路排板時增加適當(dāng)瞬態(tài)抑制器件和濾波電路就可以同時解決大部分抗擾度問題。
印制線路板的電磁兼容設(shè)計是一個技巧性很強(qiáng)的工作，同時，也需要大量的經(jīng)驗積累。一個電磁兼容設(shè)計良好的印制板是一個完美的“工藝品”，是無法抄襲和照搬的。但這并不是說我們的印制線路板就不必考慮產(chǎn)品的電磁兼容性能，只有通過外圍電路和外殼進(jìn)行補(bǔ)救了。只要我們在PCB設(shè)計中能遵守本文所羅列的設(shè)計規(guī)則，也可以解決大部分的電磁兼容問題，再通過少量的外圍瞬態(tài)抑制器件和濾波電路及適當(dāng)?shù)耐鈿て帘魏驼_的接地，就可以完成一個滿足電磁兼容要求的產(chǎn)品。若我們注意平時的經(jīng)驗和技術(shù)的積累和總結(jié)，
最終我們也可以成為PCB“藝品”設(shè)計大師，設(shè)計出自己的PCB“工藝極品”。
[1]周志敏，周紀(jì)海.電磁兼容技術(shù).屏蔽.濾波.接地.浪涌.工程應(yīng)用.北京：電子工業(yè)出版社，2007；
[2]富士通8位MCU的EMC設(shè)計指南.富士通公司網(wǎng)上資料；
