【導(dǎo)讀】我們?cè)谠O(shè)計(jì)電路的時(shí)候經(jīng)常會(huì)出現(xiàn)各種各樣的問題，這些問題或多或少的對(duì)我們的工作都構(gòu)成了一定的影響。今天小編把一些設(shè)計(jì)電路時(shí)常見的問題進(jìn)行了盤點(diǎn)，相信對(duì)小伙伴們很有幫助~
現(xiàn)象一：這板子的PCB設(shè)計(jì)要求不高,就用細(xì)一點(diǎn)的線,自動(dòng)布吧
點(diǎn)評(píng)：自動(dòng)布線必然要占用更大的PCB面積,同時(shí)產(chǎn)生比手動(dòng)布線好多倍的過孔,在批量很大的產(chǎn)品中,PCB廠家降價(jià)所考慮的因素除了商務(wù)因素外,就是線寬和過孔數(shù)量,它們分別影響到PCB的成品率和鉆頭的消耗數(shù)量,節(jié)約了供應(yīng)商的成本,也就給降價(jià)找到了理由。
現(xiàn)象二：這些總線信號(hào)都用電阻拉一下,感覺放心些。
點(diǎn)評(píng)：信號(hào)需要上下拉的原因很多,但也不是個(gè)個(gè)都要拉。上下拉電阻拉一個(gè)單純的輸入信號(hào),電流也就幾十微安以下,但拉一個(gè)被驅(qū)動(dòng)了的信號(hào),其電流將達(dá)毫安級(jí),現(xiàn)在的系統(tǒng)常常是地址數(shù)據(jù)各32位,可能還有244/245隔離后的總線及其它信號(hào),幾瓦的功耗就耗在這些電阻上了。
現(xiàn)象三：CPU和FPGA的這些不用的I/O口怎么處理？先讓它空著吧,以后再說。
點(diǎn)評(píng)：不用的I/O口如果懸空的話,受外界的一點(diǎn)點(diǎn)干擾就可能成為反復(fù)振蕩的輸入信號(hào)了,而MOS器件的功耗基本取決于門電路的翻轉(zhuǎn)次數(shù)。如果把它上拉的話,每個(gè)引腳也會(huì)有微安級(jí)的電流,所以最好的辦法是設(shè)成輸出（當(dāng)然外面不能接其它有驅(qū)動(dòng)的信號(hào)）
現(xiàn)象四：這款FPGA還剩這么多門用不完,可盡情發(fā)揮吧
點(diǎn)評(píng)：FPGA的功耗與被使用的觸發(fā)器數(shù)量及其翻轉(zhuǎn)次數(shù)成正比,所以同一型號(hào)的FPGA在不同電路不同時(shí)刻的功耗可能相差100倍。盡量減少高速翻越的觸發(fā)器數(shù)量是降低FPGA功耗的根本方法。
現(xiàn)象五：這些小芯片的功耗都很低,不用考慮
點(diǎn)評(píng)：對(duì)于內(nèi)部不太復(fù)雜的芯片功耗是很難確定的,它主要由引腳上的電流確定,
現(xiàn)象六：既然是數(shù)字信號(hào),邊沿當(dāng)然是越陡越好
點(diǎn)評(píng)：邊沿越陡,其頻譜范圍就越寬,高頻部分的能量就越大;頻率越高的信號(hào)就越容易輻射（如微波電臺(tái)可做成手機(jī),而長(zhǎng)波電臺(tái)很多國有都做不出來）,也就越容易干擾別的信號(hào),而自身在導(dǎo)線上的傳輸質(zhì)量卻變得越差,因此能用低速芯片的盡量使用低速芯片。
相關(guān)閱讀：
過壓保護(hù)原理
過壓保護(hù)的備用電路: 技巧和竅門
放大器的瞬態(tài)過壓保護(hù)
