【導讀】從芯片最初的架構設計到最后的流片，驗證工作貫穿了整個設計流程，整個芯片設計70%左右的工作量已經被驗證所占據。
從芯片最初的架構設計到最后的流片，驗證工作貫穿了整個設計流程，整個芯片設計70%左右的工作量已經被驗證所占據。
其中，版圖驗證是必不可少的一個環節，主要包括設計規則檢查 (DRC) 、電路圖版圖對照檢查 (LVS) 、版圖的電路提取 (NE) 、電學規則檢查 (ERC) 和寄生參數提取(PEX) 。
而設計規則檢查(Design Rule Checking,DRC)是版圖驗證中的重要工具，包括設計規則檢查，檢查連線間距、連線寬度等是否滿足工藝要求。它在版圖幾何圖形上執行檢查，確保版圖數據能夠進行生產，并在給定的集成電路工藝技術上得到高成品率。
隨著集成電路規模和復雜度不斷增大，驗證的難度、工作量也急劇增加，設計規則檢查(DRC)間距檢查的復雜性更顯著增加。目前，簡單的間距檢查已演變成需要采用表格驅動式DRC(TDDRC)方法的檢查，以便考慮走線長度和線路寬度的影響。盡管TDDRC 有助于簡化海量參數組合的讀取和維護，但要涵蓋參數之間的連續關系，還需要開發基于方程的DRC，便于更準確地評估曲線和復雜方程。
除上述情況外，因當今設計通常具有許多電源域，使得高壓網絡與低壓網絡在其中緊密相連。盡管這類布線在以往的設計中并不罕見，但現在緊湊的布局加上電壓域之間存在復雜的交互作用，可靠性便會受到影響。為了符合工藝、可靠性和電源管理要求，我們采用基于方程的檢查，使用被稱為電壓感知 DRC (VA-DRC) 的新驗證方法滿足對現有節點和新節點的可靠性要求，VA-DRC 檢查會根據絕對電壓或差值電壓 (DV) 值靈活調整要求，進而確定間距要求。
間距檢查的演進
盡管電壓感知 DRC (VA-DRC) 的新驗證方法能滿足對現有節點和新節點的可靠性要求，但是VA-DRC間距準確性卻實難把控。
原因是VA-DRC 檢查的關鍵一環將電壓信息納入檢查之中。早期的 VA-DRC 流程需要使用手動標記，用電壓域信息標注多邊形。該方法針對老節點仍是可行的解決方案，但是隨著行業生產的多電壓設計變得更為復雜，以及設計人員在設計中尋求更多空間，手動標記的復雜性可能會呈爆炸性增加。人類不可避免地會犯錯，因此標注過程也會變得容易出錯。有時標記會被遺漏，或者標記會觸及錯誤的多邊形。某些標記或屬性也有可能相互矛盾，這在多層層次整合之后的后期設計階段十分常見。
為消除人為錯誤并提高當今復雜設計中VA-DRC 間距的準確度，Calibre® PERC™ VA-DRC流程中新增了自動感知情景的電壓傳導和標注功能。憑借可以基于靜態傳導規則傳導準確電壓值的自動化流程，Calibre PERC 增強的 VA-DRC 功能在準確度方面超過了傳統的純幾何檢查和手動標注VA-DRC。
此外，在傳統的可制造性設計(DFM)DV 間距結果中，僅顯示多邊形之間的間距違規。對于設計人員而言，若沒有這些違規所涉及的網絡或電壓域條件，調試這些錯誤將是一項耗時且令人頭疼的任務，并且修復經常需要猜測。
然而，Calibre PERC增強的VA-DRC 調試結果顯示在這些多邊形的網絡之間，與傳統的調試技術相比，具有明顯優勢。Calibre PERC增強的結果為邊對中的每個邊附加一個網絡名稱屬性，讓設計人員能夠獲得所需的電氣信息，根據源網絡和實例名稱，在 Calibre RVE™ 結果查看器 GUI 中跟蹤和調試違規行為（基于源的流程）。
Calibre PERC增強的VA-DRC流程能夠使用 Calibre RVE 結果查看界面之類的 GUI 進行跟蹤和調試，從而支持更強大的調試和錯誤修復功能。增強VA-DRC檢查的情境感知，可為設計人員提供可采取行動的反饋，幫助他們在調試期間實施更有針對性的修復。此外，設計人員還可以根據自己的需求自定義結果報告。
在現有節點和新節點上設計高壓和多電源域應用的公司需要嚴格的準確度，才能實現高可靠性和高良率。Calibre PERC增強的情境感知 VA-DRC可以幫助實現更高的準確度，確保高設計可靠性和制造良率。這對于像汽車電子、穩壓器等高壓應用的可靠性驗證非常重要。
有了這種高準確度和可采取行動的情境感知結果來支持明智調試，工程師可以使用 Calibre PERC 增強的VA-DRC 流程保證生產率、精確度和可靠性。這些是在時間緊湊且創新不斷的市場中取得成功的關鍵因素。
免責聲明：本文為轉載文章，轉載此文目的在于傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問題，請電話或者郵箱聯系小編進行侵刪。
