【導讀】2015 年 5 月 7 日，MathWorks宣布，引入像素流處理算法Vision HDL Toolbox，現已在該公司的 Release 2015a 中推出。Vision HDL Toolbox 為在 FPGA和 ASIC上進行視覺系統設計和實現提供了像素流處理算法。
該工具箱還包括一個靈活的設計框架，可支持一組多樣化的接口類型、幀尺寸和幀率，包括高清 (1080p) 視頻。工具箱中的圖像處理、視頻和計算機視覺算法均采用適合 HDL 實現的架構。
視覺算法開發人員正面臨著這樣一種雙重挑戰：一方面視頻幀尺寸、幀率快速增長，另一方面是在 FPGA 和 ASIC 平臺上進行視覺系統原型設計或實現的巨大復雜性。Vision HDL Toolbox 提供了專門圖像處理和計算機視覺算法庫，其專為 FPGA 和 ASIC 實現以及不同尺寸和像素的幀自動轉換而設計，可幫助開發人員克服這些挑戰。設計者還可以將這些算法與 HDL Coder 配合使用來生成不依賴供應商的可讀 HDL 代碼。另外，借助 HDL Verifier，設計者可以將 FPGA 或 ASIC 上運行的算法與 MATLAB 或 Simulink 上運行的基于幀的測試模型相連接。
MathWorks 產品市場經理 John Zhao 說：“特別是 FPGA 目前已逐漸成為最流行的圖像處理和計算機視覺系統平臺。全新 Vision HDL Toolbox 的推出正是為了幫助開發人員進行更快的系統原型設計和實現，同時還可以縮短設計周期并提高效率，因為該工具箱能夠及早發現設計工作流程中的設計錯誤，并將編寫 HDL 代碼所需的時間縮到最短。”
Vision HDL Toolbox 主要特性：
圖像處理、視頻和計算機視覺算法使用一種像素流處理體系結構，包括圖像增強、過濾、形態和統計
幀-像素和像素-幀轉換與 MATLAB 和 Simulink 中基于幀的處理功能相集成
視頻同步信號可用于處理非理想的時序和分辨率偏差
可配置的幀率和幀尺寸，包括用于高清 (1080p) 視頻的 60FPS
支持 HDL 代碼生成和實時驗證
