【導讀】時鐘緩沖器就是常說的Clock Buffer，通常是指基于非PLL的扇出型緩沖器，是一種將一路時鐘源信號通過頻率復制生成多路時鐘信號的器件，通常時鐘緩沖器還兼具有時鐘分配，格式轉換和電平轉換的功能。
時鐘緩沖器就是常說的Clock Buffer，通常是指基于非PLL的扇出型緩沖器，是一種將一路時鐘源信號通過頻率復制生成多路時鐘信號的器件，通常時鐘緩沖器還兼具有時鐘分配，格式轉換和電平轉換的功能。
對于需要多路時鐘信號的電子系統來說，時鐘源加時鐘緩沖器的方案可以有效降低系統成本，簡化電路設計，為系統多個組件提供多路參考時鐘。時鐘緩沖器功能雖然簡單，但使用中同樣有挑戰。下面從幾個關鍵指標看時鐘緩沖器對時鐘系統的影響。
首先，如果多路時鐘輸出被分別用在通信的驅動端和接收端做參考時鐘，那么輸出之間的skew就變得十分重要。這個值會減小數據建立保持時間的裕量，特別是對高速數據接口來說，整個時間窗口（T）變小，每一部分的預算都很有限，這是就需要關注緩沖器的這個參數對系統的影響。
外同步時鐘源建立保持時間
其次，時鐘源經過緩沖器后，緩沖器本身的抖動會增加到時鐘的內在抖動上，從而惡化整個系統時鐘的相位噪聲，這個參數定義為緩沖器的附加抖動或者在指定頻帶范圍內的附加相位噪聲。
時鐘緩沖器本身不產生時鐘信號，除非有輸入信號，否則不能測量相位抖動。為了定性分析緩沖器對于相位抖動的影響，必須首先測量時鐘源的相位抖動，然后是時鐘源和緩沖器一起工作時的相位抖動，緩沖器的相位抖動可以通過公式計算出來。在計算相位抖動時通常做的假設是時鐘源和緩沖器噪聲不相關，而且由純粹的隨機抖動組成。
附加抖動計算方法
從以上公式可以推導出一個很有趣的現象，如果時鐘源的抖動300fs，經過附加抖動為50fs的緩沖器后，理論上輸出的總抖動為304fs，會發現實際惡化的程度并不高。如果時鐘源抖動為50fs，經過同樣的緩沖器后，輸出總抖動為70.7fs，整體惡化了20多fs。由此可見當時鐘源抖動很小時，緩沖器的附加抖動對整個系統的惡化程度就會非常顯著。
我們再從測量誤差的角度展開一下，假如系統測量有±1fs的誤差，第一個測試系統中測得的總抖動是303fs-305fs的話，計算得出的緩沖器附加抖動是42.5fs-55fs，實際誤差-7.5fs到5fs。對于第二個測試系統來說，69.7fs-71.7fs的總抖動，計算得出的緩沖器附加抖動是48.5fs-51.4fs，實際誤差只有-1.5fs到1.4fs。從這個角度看，測試系統盡量選擇抖動小的時鐘源。
不同時鐘源抖動測試系統對比
當然附加抖動性能還和輸入時鐘的信號轉換率（slew rate）強相關，較低的slew rate通常導致較高的附加抖動。同時不同的緩沖器，對于不同的slew rate時鐘源，其附加抖動的性能差異也很大，大家可以參考有關文獻進一步深入理解。
兩個不同時鐘緩沖器的附加相位抖動對比輸入時鐘的信號轉換率slew-rate
時鐘緩沖器其它主要參數
● 可支持的輸入時鐘源的類型：單端，差分，晶體輸入等
● 支持輸出的時鐘路數：5路，10路等
● 支持輸出的時鐘信號類型：LVPECL，LVDS，LVCMOS等
多年來，大普通信持續保持研發高投入，繼1:10單端時鐘緩沖器INS6110之后，又新推出了一款1:10差分輸出緩沖器INS6310A，對標市場主流應用型號，為無線基站BBU&RRU、有線通信、數據存儲、服務器和高速以太網等眾多應用場景提供更多選擇。
INS6110和INS6310A都是基于非PLL的扇出型緩沖器，時鐘輸出有兩個獨立的區，每個區都具備獨立
于內核電壓的專用電源電壓引腳，可啟動簡單的電壓電平轉換。器件的通用輸入級可支持兩個差分或單端輸入和一路晶體輸入，低噪聲2:1輸入復用器支持無差錯切換，可消除輸入時鐘切換期間無效脈沖傳輸到器件輸出端的風險。INS6310A差分輸出可以按Bank分別配置為LVDS，LVPECL或HCSL輸出格式。具體參數參考下表：
來源：大普通信
免責聲明：本文為轉載文章，轉載此文目的在于傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問題，請聯系小編進行處理。
推薦閱讀：
