【導(dǎo)讀】從5G到工業(yè)應(yīng)用，隨著收集、傳送和存儲(chǔ)的數(shù)據(jù)越來越多，也在不斷擴(kuò)大模擬信號(hào)處理器件的性能極限，有些甚至達(dá)到每秒千兆采樣。由于創(chuàng)新的步伐從未放緩，下一代電子解決方案將使解決方案體積進(jìn)一步縮少，電源效率持續(xù)提高，并對(duì)噪聲性能提出更高的要求。
人們可能認(rèn)為應(yīng)當(dāng)最大限度地減少或隔離各電源域（模擬、數(shù)字、串行數(shù)字和數(shù)字輸入輸出(I/O)）中產(chǎn)生的噪聲，以實(shí)現(xiàn)出色的動(dòng)態(tài)性能，但追求絕對(duì)最小噪聲可能會(huì)使收益遞減。設(shè)計(jì)人員如何知道電源的噪聲性能是否足夠？首先要量化器件的靈敏度，使電源頻譜輸出與該電源域要求匹配。知識(shí)就是力量：通過避免過度設(shè)計(jì)來節(jié)約設(shè)計(jì)時(shí)間，對(duì)設(shè)計(jì)會(huì)有很大的幫助。
本文概述如何量化信號(hào)處理鏈中負(fù)載的電源噪聲靈敏度以及如何計(jì)算最大可接受電源噪聲。還會(huì)討論測(cè)量設(shè)置。最后，我們將討論一些滿足電源域靈敏度和現(xiàn)實(shí)電源噪聲需求的策略。本系列的后續(xù)文章將深入詳細(xì)探討如何優(yōu)化ADC、DAC和RF收發(fā)器的配電網(wǎng)絡(luò)(PDN)。
了解并量化信號(hào)處理負(fù)載對(duì)電源噪聲的靈敏度
電源優(yōu)化的第一步是研究分析模擬信號(hào)處理器件對(duì)電源噪聲的真正靈敏度。其中包括了解電源噪聲對(duì)關(guān)鍵動(dòng)態(tài)性能規(guī)格的影響，以及電源噪聲靈敏度的表征 — 即，電源調(diào)制比(PSMR)和電源電壓抑制比(PSRR)。
PSMR和PSRR表明是否具有良好的電源抑制特性，但僅憑它們并不足以確定紋波應(yīng)有多低。本文介紹如何利用PSMR和PSRR確定紋波容限閾值或最大允許電源噪聲。只有確定與電源頻譜輸出相匹配的閾值才可能實(shí)現(xiàn)優(yōu)化電源系統(tǒng)設(shè)計(jì)。如果確保電源噪聲低于其最大規(guī)格值，則優(yōu)化電源不會(huì)降低每個(gè)模擬信號(hào)處理器件的動(dòng)態(tài)性能。
電源噪聲對(duì)模擬信號(hào)處理器件的影響
應(yīng)了解電源噪聲對(duì)模擬信號(hào)處理器件的影響。這些影響可通過三個(gè)測(cè)量參數(shù)進(jìn)行量化：
● 無雜散動(dòng)態(tài)范圍(SFDR)
● 信噪比(SNR)
● 相位噪聲(PN)
了解電源噪聲對(duì)這些參數(shù)的影響是優(yōu)化電源噪聲規(guī)格的第一步。
無雜散動(dòng)態(tài)范圍(SFDR)
電源噪聲可耦合到任何模擬信號(hào)處理系統(tǒng)的載波信號(hào)中。電源噪聲的影響取決于其相對(duì)于頻域中載波信號(hào)的強(qiáng)度。一種測(cè)量方法是SFDR，它代表能與大干擾信號(hào)區(qū)分開來的最小信號(hào) — 具體來講，就是載波信號(hào)的幅度與最高雜散信號(hào)幅度的比值，不管它在頻譜的哪個(gè)位置，都得出下式：
SFDR = 無雜散動(dòng)態(tài)范圍(dB)
載波信號(hào) = 載波信號(hào)幅度的均方根值（峰值或滿量程）
雜散信號(hào) = 頻譜中最高雜散幅度的均方根值
圖1.使用(a)干凈電源和(b)噪聲電源兩種情況下，AD9208高速ADC的SFDR。
SFDR可以相對(duì)于滿量程(dBFS)或載波信號(hào)(dBc)來指定。電源紋波耦合到載波信號(hào)可產(chǎn)生干擾雜散信號(hào)，這會(huì)降低SFDR。圖1比較了采用干凈電源和噪聲電源供電兩種情況下，AD9208高速ADC的SFDR性能。在這種情況下，當(dāng)1 MHz電源紋波作為調(diào)制雜散出現(xiàn)在ADC的快速傅立葉變換(FFT)頻譜輸出的載波頻率附近時(shí)，電源噪聲會(huì)使SFDR降低約10 dB。
信噪比(SNR)
SFDR取決于頻譜中的最高雜散，而SNR則取決于頻譜內(nèi)的總噪聲。SNR限制模擬信號(hào)處理系統(tǒng)識(shí)別低振幅信號(hào)的能力，并且理論上受系統(tǒng)中轉(zhuǎn)換器分辨率的限制。SNR在數(shù)學(xué)上定義為載波信號(hào)電平與所有噪聲頻譜分量（前五次諧波和直流除外）之和的比值，其中：
SNR = 信噪比(dB)
載波信號(hào) = 載波信號(hào)的均方根值（峰值或滿量程）
頻譜噪聲 = 除前五次諧波之外的所有噪聲頻譜分量的均方根和
噪聲電源通過在載波信號(hào)中耦合并在輸出頻譜中添加噪聲頻譜分量，可降低SNR。如圖2所示，當(dāng)1 MHz電源紋波在FFT輸出頻譜中產(chǎn)生頻譜噪聲分量時(shí)，AD9208高速ADC的SNR從56.8 dBFS降低到51.7 dBFS。
相位噪聲(PN)
相位噪聲是衡量信號(hào)頻率穩(wěn)定性的參數(shù)。理想情況下，振蕩器應(yīng)能夠在一定時(shí)間段內(nèi)產(chǎn)生一組特定的穩(wěn)定頻率。但是在現(xiàn)實(shí)世界中，信號(hào)中總是存在一些小的干擾幅度和相位波動(dòng)。這些相位波動(dòng)或抖動(dòng)分布在頻譜中的信號(hào)兩側(cè)。
相位噪聲可采用多種方式定義。在本文中，相位噪聲定義為單邊帶(SSB)相位噪聲，這是一種常用定義，其使用載波信號(hào)偏移頻率的功率密度與載波信號(hào)總功率的比值，其中：
SSB PN = 單邊帶相位噪聲(dBc/Hz)
邊帶功率密度 = 載波信號(hào)偏移頻率下每1 Hz帶寬的噪聲功率(W/Hz)
載波功率 = 總載波功率(W)
圖2.使用(a)干凈電源和(b)噪聲電源兩種情況下，AD9208高速ADC的SNR。
圖3.(a) 輸出噪聲量有顯著差異的兩個(gè)不同電源。(b) 分別由這兩個(gè)電源供電時(shí)，ADRV9009產(chǎn)生的相位噪聲性能。
對(duì)于模擬信號(hào)處理器件，通過時(shí)鐘電源電壓耦合到器件時(shí)鐘中的電壓噪聲會(huì)產(chǎn)生相位噪聲，進(jìn)而影響內(nèi)部本振(LO)的頻率穩(wěn)定性。這擴(kuò)大了頻譜中LO頻率的范圍，增加了與載波相對(duì)應(yīng)的偏移頻率下的功率密度，從而增加了相位噪聲。
圖3比較了由兩個(gè)不同電源供電時(shí)ADRV9009 收發(fā)器的相位噪聲性能。圖3a顯示兩個(gè)電源的噪聲頻譜，圖3b顯示產(chǎn)生的相位噪聲。兩個(gè)電源都基于采用展頻(SSFM)的 LTM8063 µModule® 穩(wěn)壓器。 SSFM的優(yōu)勢(shì)在于，通過將基頻分布在一定范圍內(nèi)，可改善轉(zhuǎn)換器的基波開關(guān)頻率及其諧波的噪聲性能。從圖3a中可以看出這一點(diǎn) — 注意在1 MHz及其諧波處具有相對(duì)較寬的噪聲峰值。需要權(quán)衡考量的一點(diǎn)是，SSFM的三角波調(diào)制頻率會(huì)產(chǎn)生低于100 kHz的噪聲 — 注意峰值從2 kHz左右開始。
備用電源添加一個(gè)低通濾波器以抑制高于1 MHz的噪聲，添加一個(gè) ADP1764 低壓差(LDO)后置穩(wěn)壓器以減少整體本底噪聲，特別是低于10 kHz的噪聲（主要是SSFM產(chǎn)生的噪聲）。由于額外濾波，整體電源噪聲獲得改善，從而增強(qiáng)了10 kHz偏移頻率以下的相位噪聲性能，如圖3b所示。
模擬信號(hào)處理器件的電源噪聲靈敏度
負(fù)載對(duì)電源紋波的靈敏度可以通過兩個(gè)參數(shù)來量化：
● 電源電壓抑制比(PSRR)
● 電源調(diào)制比(PSMR)
電源電壓抑制比(PSRR)
PSRR表示器件在一定頻率范圍內(nèi)衰減電源引腳噪聲的能力。通常，有兩種類型的PSRR：靜態(tài)（直流）PSRR和動(dòng)態(tài)（交流）PSRR。直流PSRR用于衡量直流電源電壓變化引起的輸出失調(diào)變化。這一點(diǎn)幾乎無需關(guān)注，因?yàn)殡娫聪到y(tǒng)應(yīng)該會(huì)為負(fù)載提供穩(wěn)定調(diào)節(jié)的直流電壓。另一方面，交流PSRR表示器件在一定頻率范圍內(nèi)抑制直流電源中交流信號(hào)的能力。
交流PSRR通過在器件的電源引腳注入正弦波信號(hào)，并觀察在注入頻率下出現(xiàn)在數(shù)據(jù)轉(zhuǎn)換器/收發(fā)器輸出頻譜本底噪聲上的誤差雜散來確定（圖4）。交流PSRR定義為測(cè)得的注入信號(hào)幅度與輸出頻譜上相應(yīng)的誤差雜散幅度之比，其中：
誤差雜散 = 注入紋波引起的輸出頻譜中的雜散幅度
注入紋波 = 在輸入電源引腳處耦合并測(cè)量的正弦波幅度
圖4.電源紋波引起的模擬信號(hào)處理器件輸出頻譜中的誤差雜散。
圖5所示為典型PSRR設(shè)置的方框圖。以AD9213 10 GSPS高速ADC為例，在1.0 V模擬電源軌上有源耦合1 MHz、13.3 mV峰峰值正弦波。在ADC的–108 dBFS FFT頻譜本底噪聲之上出現(xiàn)相應(yīng)的1 MHz數(shù)字化雜散。1 MHz數(shù)字化雜散為–81 dBFS，對(duì)應(yīng)的峰峰值電壓為124.8 μV，參考1.4 V峰峰值的模擬輸入滿量程范圍。使用公式4計(jì)算1 MHz的交流PSRR，得到1 MHz的交流PSRR為40.5 dB。圖6顯示了AD9213 1.0 V AVDD軌的交流PSRR。
圖5.PSRR/PSMR測(cè)試設(shè)置的簡(jiǎn)化方框圖。
圖6.1.0 V AVDD軌的AD9213高速ADC交流PSRR。
電源調(diào)制比(PSMR)
PSMR對(duì)模擬信號(hào)處理器件的影響與PSRR不同。PSMR表示使用RF載波信號(hào)進(jìn)行調(diào)制時(shí)，器件對(duì)電源噪聲的靈敏度。這種效應(yīng)可以看作是施加于器件的載波頻率周圍的調(diào)制雜散，表現(xiàn)為載波邊帶。
電源調(diào)制通過使用線路注入器/耦合電路將輸入紋波信號(hào)與干凈的直流電壓相結(jié)合來實(shí)現(xiàn)。電源紋波作為正弦波信號(hào)從信號(hào)發(fā)生器注入電源引腳。調(diào)制到RF載波的正弦波產(chǎn)生邊帶雜散，其偏移頻率等于正弦波頻率。雜散水平受正弦波幅度和器件靈敏度的影響。簡(jiǎn)化的PSMR測(cè)試設(shè)置與PSRR的相同，如圖5所示，但輸出主要顯示載波頻率及其邊帶雜散，如圖7所示。PSMR定義為電源注入紋波幅度與載波周圍調(diào)制邊帶雜散幅度的比值，其中：
調(diào)制雜散 = 注入紋波引起的載波頻率邊帶雜散幅度
注入紋波 = 在輸入電源引腳處耦合并測(cè)量的正弦波幅度
圖7.電源紋波引起的載波信號(hào)中的調(diào)制邊帶雜散。
假設(shè)AD9175 12.6 GSPS高速DAC在100 MHz載波下工作，在1.0 V AVDD軌上有源耦合約3.05 mV峰峰值的10 MHz電源紋波。載波信號(hào)的邊帶中出現(xiàn)相應(yīng)的24.6 μV峰峰值調(diào)制雜散，偏移頻率等于約10 MHz的電源紋波頻率。使用公式5計(jì)算10 MHz的PSMR，得到41.9 dB。圖8顯示通道DAC0在各種載波頻率下的AD9175 1.0V AVDD軌PSMR。
圖8.1.0 V AVDD軌（通道DAC0）的AD9175高速DAC PSMR。
確定最大允許電源紋波
PSMR可與受電器件的基準(zhǔn)閾值相結(jié)合，用于確定模擬信號(hào)處理器件的每個(gè)電源域的最大允許電壓紋波。基準(zhǔn)閾值本身可以是幾個(gè)值之一，代表器件可容忍而不會(huì)顯著影響其動(dòng)態(tài)性能的允許雜散電平（由電源紋波引起）。此雜散電平可以是無雜散動(dòng)態(tài)范圍(SFDR)，最低有效位(LSB)的百分比或輸出頻譜本底噪聲。公式6顯示最大允許輸入紋波(VR_MAX)與PSMR和各器件測(cè)得的本底噪聲呈函數(shù)關(guān)系，其中：
VR_MAX = 在輸出頻譜本底噪聲中產(chǎn)生雜散之前各個(gè)電源軌上的最大允許電壓紋波
PSMR = 目標(biāo)電源軌的噪聲靈敏度(dB)
閾值 = 預(yù)定義的基準(zhǔn)閾值（本文中為輸出頻譜本底噪聲）
例如，AD9175的輸出頻譜本底噪聲約為1 μV峰峰值。1800 MHz載波在10 MHz紋波下的PSMR約為20.9 dB。使用公式6，器件電源引腳中可容忍而不會(huì)降低其動(dòng)態(tài)性能的最大允許紋波為11.1 μV峰峰值。
圖9顯示LT8650S 降壓型Silent Switcher® 穩(wěn)壓器（帶和不帶輸出LC濾波器）的頻譜輸出和AD9175 1.0 V AVDD軌的最大允許紋波的組合結(jié)果。穩(wěn)壓器頻譜輸出包含基波開關(guān)頻率及其諧波處的雜散。直接為AD9175供電的LT8650S產(chǎn)生超過最大允許閾值的基頻，導(dǎo)致在輸出頻譜中產(chǎn)生調(diào)制邊帶雜散，如圖10所示。只需添加一個(gè)LC濾波器就可以將開關(guān)雜散降至最大允許紋波以下，如圖11所示。
圖9.LT8650S在1.0 V AVDD軌上的電源頻譜輸出和最大允許電壓紋波的關(guān)系。
圖10.AD9175 DAC0在1800 MHz載波頻率下的輸出頻譜（使用LT8650S DC-DC Silent Switcher轉(zhuǎn)換器直接輸出到AVDD軌）。
圖11.AD9175 DAC0在1800 MHz載波頻率下的輸出頻譜（使用帶LC濾波器電源的LT8650S）。
結(jié)論
高速模擬信號(hào)處理器件出色的動(dòng)態(tài)性能很容易被電源噪聲削弱。為了避免系統(tǒng)性能下降，必須充分了解信號(hào)鏈對(duì)電源噪聲的靈敏度。這可通過設(shè)定最大允許紋波來確定，最大允許紋波對(duì)于配電網(wǎng)絡(luò)(PDN)設(shè)計(jì)至關(guān)重要。知道最大允許紋波閾值后，就可以采用各種方法來設(shè)計(jì)優(yōu)化電源。如果最大允許紋波具有良好的裕度，則PDN不會(huì)降低高速模擬信號(hào)處理器件的動(dòng)態(tài)性能。
參考電路
Delos, Peter. "電源調(diào)制比揭秘：PSMR與PSRR有何不同？"ADI公司，2018年12月。
Delos, Peter and Jarrett Liner. "改進(jìn)的DAC相位噪聲測(cè)量支持超低相位噪聲DDS應(yīng)用." 模擬對(duì)話，第51卷第3期，2017年8月。
"數(shù)據(jù)轉(zhuǎn)換基本指南." ADI公司
Jayamohan, Umesh. "為GSPS或RF采樣ADC供電：開關(guān)與LDO." ADI公司，2015年11月。
Limjoco、Aldrick、Patrick Errgy Pasaquian和Jefferson Eco。 "Silent Switcher µModule穩(wěn)壓器為GSPS采樣ADC提供低噪聲供電，并節(jié)省一半空間." ADI公司，2018年10月。
Naeem、Naveed和Samantha Fontaine。 "帶內(nèi)部旁路電容的數(shù)據(jù)采集μModule器件的PSRR特性表征." 《模擬對(duì)話》，第54卷第3期，2020年7月。
免責(zé)聲明：本文為轉(zhuǎn)載文章，轉(zhuǎn)載此文目的在于傳遞更多信息，版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問題，請(qǐng)聯(lián)系小編進(jìn)行處理。
推薦閱讀：
